| 主权项 |
一种基于FPGA的正定矩阵浮点求逆器，其特征在于，包括过程控制模块、运算模块和存储模块，所述的过程控制模块分别与运算模块、存储模块连接，所述的运算模块与存储模块连接；所述的过程控制模块，用于生成信号控制运算模块和存储模块的有序运行；所述的运算模块，用于进行矩阵运算；所述的存储模块，用于缓存待运算矩阵的数据和结果矩阵的数据，并提供系统总线访问接口；所述的过程控制模块与系统总线相连，在求逆运算开始前接收待求矩阵维数信息、待求矩阵数据存放结束信号以及求逆使能信号，在求逆运算结束后给系统总线发送求逆结束信号，通知系统总线从存储模块读取运算结果，在求逆运算过程中，向存储模块提供存储器操作地址选择信号，向运算模块提供运算器使能信号、待运算数据的初始地址，并在运算结束后接收运算模块发出的运算结束信号；所述的运算模块，在运算开始时接收过程控制模块发出的待运算矩阵的初始地址、待运算矩阵的维数信息以及运算使能信号，在运算结束后向过程控制模块发送运算结束信号；向存储模块提供待运算矩阵数据的存放地址、运算结果数据、运算结果数据的存放地址和运算结果数据的写使能信号，接收存储模块送出的待运算矩阵数据；所述的存储模块，在求逆运算开始之前接收总线传输的待求逆的矩阵数据，在求逆结束之后缓存结果矩阵数据；接收过程控制模块发出的存储器操作地址选择信号；接收运算模块发出的待运算矩阵数据的存放地址、结果数据、结果数据存放地址和结果数据写使能信号，提供待运算矩阵数据。 |
