发明名称 |
用于数字信号处理的存储器地址生成 |
摘要 |
描述了用于数字信号处理的存储器地址生成。在一个例子中,片上数字信号处理系统利用在系统的功能块之间共享的片上存储器空间。片上DMA控制器包括地址生成器,其可以生成读存储器地址序列和写存储器地址序列,以在片上存储器和页式存储器设备之间或者在系统中内部地传输数据项。地址生成器是可配置的,并可以生成非线性的读和/或写地址序列。这使交织/解交织操作的方面能够作为内部或页式存储器之间的数据传输的一部分而被执行。作为结果,不需要用于交织操作的专用存储器。在另外的例子中,地址生成器可以被配置成生成读和/或写地址,所述读和/或写地址考虑了在执行交织时特定存储器设备(例如DRAM)的限制。 |
申请公布号 |
CN103677663B |
申请公布日期 |
2016.09.28 |
申请号 |
CN201310384896.3 |
申请日期 |
2013.08.29 |
申请人 |
想象力科技有限公司 |
发明人 |
A·J·安德森 |
分类号 |
G06F3/06(2006.01)I;G06F12/02(2006.01)I;G06F13/28(2006.01)I |
主分类号 |
G06F3/06(2006.01)I |
代理机构 |
永新专利商标代理有限公司 72002 |
代理人 |
刘瑜;王英 |
主权项 |
一种片上数字信号处理系统,包括:第一存储器,其存储以第一序列排列的多个数据项,每个数据项具有所述第一存储器上的相关联的存储器地址;至少一个数字信号处理器,其耦合到所述第一存储器,并用于直接对所述第一存储器进行数据读取和数据写入;以及直接存储器存取控制器,其耦合到所述第一存储器并且包括:通往页式存储器设备的端口;以及可配置的地址生成器,用于根据多个不同读模式中的选定的一个读模式来计算读地址序列,并根据多个不同写模式中的选定的一个写模式来计算写地址序列;其中所述直接存储器存取控制器被配置成使用所计算的读地址序列和所计算的写地址序列来将所述多个数据项直接从所述第一存储器传输到所述页式存储器设备,使得在所述传输期间写入所述页式存储器设备的所述数据项以不同于所述第一序列的第二序列进行排列。 |
地址 |
英国赫特福德郡 |