晶片内建终端装置之校准电路

摘要

本发明揭示一种晶片内建终端装置之校准电路包括一码产生单元，其经组态成用以接收一校准节点之一电压与一参考电压，以产生校准码。该校准单元亦包括一校准电阻器单元，其具有并联电阻器，该等电阻器系回应于该等校准码之每一者而接通/关闭且连接至该校准节点，该等并联电阻器之至少一者之一接通强度系由一控制信号控制。