Circuit for processing memory cell data

摘要

Die Erfindung betrifft eine Schaltungsvorrichtung für die Bewertung des Dateninhalts von Speicherzellen (CZ) eines integrierten Halbleiterspeichers, welche Speicherzellen entlang von Bitleitungen (BT, BC) und Wortleitungen (WL) angeordnet sind. Erfindungsgemäß ist eine Spannungskompensationseinrichtung (1) mit Spannungskompensationselementen (SKE) vorgesehen ist, die im Sinne einer spannungsmäßigen Kopplung jeweils zweier benachbarter Bitleitungen geschaltet sind, und welche eine Kompensation der kapazitiven Kopplungen zwischen den Bitleitungen ermöglichen. <IMAGE>