| 摘要 |
一主电源透过路径阻抗供应电流到测试中的积体电路装置(DUT)之功率端子,当测试期间IC内之电晶体开关以响应时脉信号边缘时,DUT在功率输入端子处对于电流之需求会在施加于该DUT之时脉信号边缘之后暂时地增加。为限制功率输入端子处之电压中的变化(杂讯),辅助电源供应器会供应额外的电流脉波到该功率输入端子以配合该时脉信号之各循环期间所增加之需求,该电流脉波之大小系该时脉循环期间电流需求中所预测之增加的函数,以及由一回授电路所控制之适当信号之大小的函数,该回授电路系配置以限制该DUT之功率输入端子处所产生之电压中的变化。 |
| 主权项 |
1.一种使用测试设备测试半导体装置之方法,包括: 产生时间上与用于半导体装置的测试序列相关连 的特征需求记录;及 根据该特征需求记录,测试该半导体装置。 2.如申请专利范围第1项之方法,其中,该测试包括 使用该特征需求记录以调整该测试设备之表现。 3.如申请专利范围第1项之方法,其中,该产生特征 需求记录包括施加讯号至该半导体装置及相对于 时间来量测该特征需求。 4.如申请专利范围第1项之方法,其中,该产生特征 需求记录包括相对于时间来模拟该特征需求。 5.如申请专利范围第1项之方法,其中,该测试包括 产生时间上与施加的测试向量相关连的讯号。 6.如申请专利范围第1项之方法,其中,该特征为电 压。 7.如申请专利范围第1项之方法,其中,该特征为功 率。 8.如申请专利范围第1项之方法,其中,该特征为电 流。 9.如申请专利范围第1项之方法,其中,该测试包括 使用探针卡。 图式简单说明: 第1图系方块图,描绘包含一透过探针卡连接于一 组测试中的积体电路装置(DUTs)之积体电路测试器 的典型习知技术测试系统; 第2及3图系时序图,描绘第1图之习知技术内之信号 行为; 第4图系第1图之习知技术探针卡的简化平面视图; 第5图系一方块图,描绘根据本发明第一实施例之 测试系统,其中实行一用于降低一组DUTs之电源供 应输入中之杂讯的系统; 第6图系时序图,描绘第5图之测试系统内的信号行 为; 第7图系方块图,描绘第5图之测试系统在校准程序 之期间的操作; 第8图系第6图探针卡的简化平面视图; 第9及10图系方块图,描绘实行本发明第二及第三实 施例的测试系统; 第11图系时序图,描绘第10图测试系统内的信号行 为; 第12图系方块图,描绘实行本发明第四实施例之测 试系统; 第13图系时序图,描绘第12图测试系统内的信号行 为; 第14图系方块图,描绘本发明之第五实施例; 第15图系方块图,描绘本发明之第六实施例; 第16图系方块图,描绘本发明之第七实施例; 第17图系时序图,描绘第16图之电路内的信号行为; 第18图系方块图,描绘本发明之第八实施例; 第19图系方块图,描绘本发明之第九实施例; 第20A图描绘一代表性之探针卡; 第20B图描绘另一代表性之探针卡; 第21图系方块图,描绘本发明之第十实施例; 第22图系方块图,描绘第21图之回授控制电路的代 表性实施例; 第23至第25图系方块图,描绘第21图之电流脉波产生 器之选择代表性的实施例;以及 第26图系方块图,描绘本发明之第十一实施例。 |
