| 发明名称 | 半导体叠层微型组件及其制造方法 | ||
| 摘要 | 即便是在多层结构的半导体叠层微型组件中，通过抑制从半导体元件的发热来抑制叠层衬底的发热。本发明的半导体叠层微型组件(1)，是搭载了半导体元件(2)的第1树脂衬底(3)和薄膜部件(5)交替叠层的半导体叠层微型组件，包括设置在上述薄膜部件(5)中最上层之上的，比第1树脂衬底(3)及薄膜部件(5)放热性高的刚性板(8)，和贯通第1树脂衬底(3)及薄膜部件(5)，与刚性板(8)接触贯通式埋入的第3埋入导体(14)。由此，可以将半导体元件(2)的发热，通过第3埋入导体(14)和刚性板(8)发散到外部。 | ||
| 申请公布号 | CN1787212A | 申请公布日期 | 2006.06.14 |
| 申请号 | CN200510124897.X | 申请日期 | 2005.11.22 |
| 申请人 | 松下电器产业株式会社 | 发明人 | 石川敬人;佐藤元昭;福田敏行;川端毅;品川雅俊 |
| 分类号 | H01L25/00(2006.01);H01L23/36(2006.01);H01L21/50(2006.01) | 主分类号 | H01L25/00(2006.01) |
| 代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 汪惠民 |
| 主权项 | 1.一种半导体叠层微型组件，是搭载了半导体元件的树脂衬底与薄膜部件交替叠层而成的半导体叠层微型组件，其特征为：包括：电绝缘性刚体，设置在上述薄膜部件中最上层的位置之上，比上述树脂衬底及上述薄膜部件的放热性高，和贯通式埋入导体，贯通上述树脂衬底及上述薄膜部件，与上述电绝缘性刚体接触。 | ||
| 地址 | 日本大阪府 | ||