延迟锁定回路电路

摘要

本发明提供一种延迟锁定回路(DLL)电路及一种同步记忆体装置，尽管快速重复进入省电模式/自省电模式退出，但是该DLL电路及该同步记忆体装置可在省电模式中执行稳定操作。该同步记忆体装置在正常模式及省电模式中操作。当退出省电模式时，一延迟锁定回路(DLL)产生一具有冻结锁定资讯之DLL时脉。当进入省电模式之后历时一预定时间时，一控制器排除DLL之相位更新操作，进而为在正常模式下进行之相位更新操作获得一时间裕度。