发明名称 |
半导体集成电路器件 |
摘要 |
本发明提供一种能抑制制造成本且承载有多个半导体存储器的半导体集成电路器件。该半导体集成电路器件包括:含有第一、第二选择晶体管和在上述第一、第二选择晶体管之间串联连接的多个第一存储单元晶体管的第一非易失性半导体存储器;含有串联连接的第三选择晶体管和第二存储单元晶体管的第二非易失性半导体存储器。第一、第二存储单元晶体管分别具备的第一、第二栅绝缘膜(603)具有相同的厚度;上述第一、第二浮置栅极(604)具有相同的厚度;上述第一、第二栅极间绝缘膜(605)具有相同的厚度;上述第一、第二控制栅极(606)具有相同的厚度。 |
申请公布号 |
CN100382325C |
申请公布日期 |
2008.04.16 |
申请号 |
CN200510056372.7 |
申请日期 |
2005.03.18 |
申请人 |
株式会社东芝 |
发明人 |
长谷川武裕;梅泽明;作井康司;荒井史隆;三谷了 |
分类号 |
H01L27/115(2006.01);G11C16/02(2006.01);H01L21/8247(2006.01) |
主分类号 |
H01L27/115(2006.01) |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
王以平 |
主权项 |
1.一种半导体集成电路器件,其特征在于,包括:存储单元以矩阵方式排列的第一非易失性半导体存储器,该存储单元包含第一、第二选择晶体管和电流路径串联连接在上述第一、第二选择晶体管之间的多个第一存储单元晶体管;以及存储单元以矩阵方式排列的第二非易失性半导体存储器,该存储单元包含电流路径串联连接的第三选择晶体管和第二存储单元晶体管,其中,上述第一存储单元晶体管具有第一叠层栅极,该第一叠层栅极包含在半导体衬底上隔着第一栅绝缘膜形成的第一浮置栅极和在上述第一浮置栅极上隔着第一栅极间绝缘膜形成的第一控制栅极;上述第二存储单元晶体管具有第二叠层栅极,该第二叠层栅极包含在上述半导体衬底上隔着第二栅绝缘膜形成的第二浮置栅极和在上述第二浮置栅极上隔着第二栅极间绝缘膜形成的第二控制栅极;上述第一、第二栅绝缘膜具有相同的厚度;上述第一、第二浮置栅极具有相同的厚度;上述第一、第二栅极间绝缘膜具有相同的厚度;上述第一、第二控制栅极具有相同的厚度。 |
地址 |
日本东京都 |