发明名称 具有中点发生器基准的MRAM
摘要 MRAM结构包含存储器单元(44-47)的数据列(40)和参考列(41),参考列包含中点发生器,参考列位于衬底上数据列的附近。存储器单元(58-59)和中点发生器包含类似的磁电阻存储器元件,例如MTJ元件。发生器中的每个MTJ元件都被设置为Rmax和Rmin两个状态中的一个状态,并将它们连接起来以提供Rmax和Rmin之间的中点的总电阻。差分读出电路与数据列和参考列相连,用于比较数据电压和参考电压的差异。
申请公布号 CN100403445C 申请公布日期 2008.07.16
申请号 CN02816923.9 申请日期 2002.08.02
申请人 自由度半导体公司 发明人 比德·K·纳吉
分类号 G11C11/15(2006.01);G11C7/14(2006.01) 主分类号 G11C11/15(2006.01)
代理机构 中国国际贸易促进委员会专利商标事务所 代理人 李德山
主权项 1.一种磁电阻随机访问存储器结构,包括:至少一个数据列,其中数据列包括位线和与位线相连的多个存储器单元,以及其中每个存储器单元包含可编程到Rmax和Rmin状态之一的至少一个非易失磁电阻元件和控制晶体管;包含至少一个中点发生器单元的至少一个参考列,位于数据列的附近,其中中点发生器单元与参考列的参考位线相连,并包含输入端子、输出端子和多个非易失磁电阻元件,所述多个非易失磁电阻元件包含第一对串联的非易失磁电阻元件和第二对串联的非易失磁电阻元件,其中第一对和第二对彼此并联并位于输入端子和输出端之间,其中每个对的第一非易失磁电阻元件被设置到Rmax,所述每个对的第二非易失磁电阻元件被设置到Rmin,并且所述多个非易失磁电阻元件被连接在一起以提供对应于所述Rmax和Rmin之间的中点电阻的总电阻;以及与数据列和参考列相连的差分读出电路,用于差分比较数据列所产生的数据电压和中点发生器单元所产生的参考电压,并提供数据输出信号。
地址 美国得克萨斯