| 发明名称 | 半导体器件 | ||
| 摘要 | 本发明提供一种高质量的半导体器件，其能够单独控制存在于多个一种导电型的区和相反导电型的区中的晶体管的栅电极的阈值电压值。该半导体包括P型Si衬底(109)、经由P型Si衬底(109)的底表面侧彼此连接的多个P型阱(103a、103b)、以及包围多个P型阱(103a、103b)的侧面部分的N型阱(101)。该半导体器件还具有位于P型阱(103a、103b)上的NMOS晶体管(107a、107b)，以及位于N型阱(101)上的PMOS晶体管(105a、105b、105c)。该半导体器件还具有位于N型阱(101)正下方并与之连接的N型阱(133)。 | ||
| 申请公布号 | CN100403539C | 申请公布日期 | 2008.07.16 |
| 申请号 | CN200510099274.1 | 申请日期 | 2005.09.15 |
| 申请人 | 恩益禧电子股份有限公司 | 发明人 | 益冈完明 |
| 分类号 | H01L27/08(2006.01);H01L27/04(2006.01) | 主分类号 | H01L27/08(2006.01) |
| 代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 穆德骏;陆锦华 |
| 主权项 | 1.一种半导体器件，包括：一种导电型的半导体衬底；多个一种导电型的第一区，其位于所述半导体衬底的元件形成表面侧，所述多个第一区经由所述半导体衬底的底侧彼此电气连接；相反导电型的第二区，其无缝地位于所述半导体衬底的元件形成表面侧从而包围所述多个第一区中的每个第一区的侧面部分；第一晶体管，其位于不少于两个所述第一区中的每个第一区上，以及第二晶体管，其位于所述第二区上；其中所述半导体衬底中的所述第二区的底部位于作为参考水平的元件形成表面下的深度水平处，该深度水平比所述半导体衬底中的每个所述第一区的底部深。 | ||
| 地址 | 日本神奈川县 | ||