发明名称 |
时间交错型AD 转换器 |
摘要 |
提供一种降低定时偏移的时间交错型AD转换器,具备:N个(N是2以上的整数)AD转换器,将模拟输入电压转换为数字值;分频器,将时钟信号进行N分频而生成N个分频时钟信号,将所生成的分频时钟信号向N个AD转换器供给;N个可变延迟电路,调整向N个AD转换器分别供给的分频时钟信号的延迟时间;低通滤波器电路或输入缓冲器电路,限制时钟信号的频带而生成参考信号;以及控制电路,控制N个可变延迟电路的延迟时间,使被输入参考信号时从N个AD转换器输出的各数字输出值的误差为规定值以下。 |
申请公布号 |
CN106130553A |
申请公布日期 |
2016.11.16 |
申请号 |
CN201610134722.5 |
申请日期 |
2016.03.10 |
申请人 |
松下知识产权经营株式会社 |
发明人 |
三木拓司;中顺一;尾关俊明 |
分类号 |
H03M1/12(2006.01)I;H03M1/06(2006.01)I |
主分类号 |
H03M1/12(2006.01)I |
代理机构 |
永新专利商标代理有限公司 72002 |
代理人 |
安香子;黄剑锋 |
主权项 |
一种时间交错型AD转换器,其特征在于,具备:N个AD转换器,将模拟输入电压转换为数字值,其中N为2以上的整数;分频器,将时钟信号进行N分频而生成N个分频时钟信号,将所生成的上述N个分频时钟信号供给至上述N个AD转换器;至少(N-1)个可变延迟电路,调整上述N个分频时钟信号中的至少(N-1)个分频时钟信号的延迟时间;低通滤波器电路或输入缓冲器电路,限制上述时钟信号的频带而生成参考信号;以及控制电路,控制上述至少(N-1)个可变延迟电路的延迟时间,使被输入上述参考信号时从上述N个AD转换器输出的数字输出值间的误差减少。 |
地址 |
日本大阪府 |