エレクトロマイグレーションに対処するためのレイアウト構造

摘要

相互接続レベル上の第１の相互接続部は、ＣＭＯＳデバイスのＰＭＯＳドレインの第１のサブセットを互いに接続する。相互接続レベル上の第２の相互接続部は、ＰＭＯＳドレインの第２のサブセットを互いに接続する。ＰＭＯＳドレインの第２のサブセットは、ＰＭＯＳドレインの第１のサブセットと異なる。第１の相互接続部および第２の相互接続部は、相互接続レベル上で分離される。相互接続レベル上の第３の相互接続部は、ＣＭＯＳデバイスのＮＭＯＳドレインの第１のサブセットを互いに接続する。相互接続レベル上の第４の相互接続部は、ＮＭＯＳドレインの第２のサブセットを互いに接続する。ＮＭＯＳドレインの第２のサブセットは、ＮＭＯＳドレインの第１のサブセットと異なる。第３の相互接続部および第４の相互接続部は、相互接続レベル上で分離される。第１、第２、第３、および第４の相互接続部は、少なくとも１つの他の相互接続レベルを通じて互いに結合される。【選択図】図４