| 主权项 |
1.一种电压监测电路,其主要构造系包括有:至少一整波器,各整波器之输入端系可接收由一待测电压源所传来之一电压讯号,并加以处理而可由整波器之输出端输出一逻辑讯号;及至少一逻辑准位转换器,各逻辑准位转换器系可接收其所相对应之整波器所传来之逻辑讯号,并加以处理转换而可由其一输出端输出一数位讯号者。2.如申请专利范围第1项所述之电压监测电路,尚包括有一可与各逻辑准位转换器之输出端连接之暂存器,可用以记录各逻辑准位转换器所产生之数位讯号。3.如申请专利范围第2项所述之电压监测电路,尚包括有一管理系统,其系可透过一滙流排而读取储存于该暂存器内之数位讯号。4.如申请专利范围第1项所述之电压监测电路,其中该逻辑准位转换器系设有一设定端及一重置端。5.如申请专利范围第4项所述之电压监测电路,其中该整波器之输出端系连接于该设定端。6.如申请专利范围第5项所述之电压监测电路,其中该整波器之输出端系透过一反相器而连接该重置端。7.如申请专利范围第4项所述之电压监测电路,其中该整波器之输出端系透过一反相器连接该设定端。8.如申请专利范围第7项所述之电压监测电路,其中该整波器之输出端系连接于该重置端。9.如申请专利范围第1项所述之电压监测电路,尚包括有至少一电压调整装置,各电压调整装置之输入端系连接该待测电压源,且各电压调整装置之输出端系连接其所相对应之整波器之输入端。10.如申请专利范围第9项所述之电压监测电路,其中各电压调整装置分别包含有串接之一第一动态电阻及一第二动态电阻。11.如申请专利范围第10项所述之电压监测电路,其中该第一动态电阻及该第二动态电阻系分别为一CMOS电子元件。12.如申请专利范围第1项所述之电压监测电路,其中该整波器设有一工作电压输入端,连接至该待测电压源。13.如申请专利范围第12项所述之电压监测电路,其中该工作电压输入端与该待测电压源间尚设有一电容器。14.如申请专利范围第1项所述之电压监测电路,其中该整波器系为一史密特触发器。15.如申请专利范围第1项所述之电压监测电路,其中该逻辑准位转换器系为一RS电闩。16.如申请专利范围第3项所述之电压监测电路,其中该滙流排系可选择为一系统管理滙流排及一ISA滙流排之其中之一者。图式简单说明:第1图:系为习用电压侦测电路之电气连接示意图;第2图:系本发明一较佳实施例之电气连接示意图;第3A图与第3B图:系分别为本发明第一整波器及第二整波器之电气特性示意图;及第4A图至第4C图:系分别为待测电压源及各逻辑准位转换装置之输出时序图。 |
