| 发明名称 | 用于使位线不会短路的存储器装置的硬掩膜方法 | ||
| 摘要 | 一种MirrorBit闪存的制造方法，包含下列步骤：提供一半导体基材(102)(步骤602)以及沉积一电荷陷阱介质层(504)(步骤606)；植入第一及第二位线(512)(步骤608)，并沉积一字线层(515)(步骤610)。在该字线层(515)之上沉积一硬掩膜层(516)(步骤610)。该硬掩膜层(516)是以一可去除但不会损及该电荷陷阱介质层(504)的材料制成。在该字线层(515)之上沉积一光阻(518)，并利用该光阻(518)来形成硬掩膜(519)(步骤618)；去除该光阻(518)(步骤620)，利用该硬掩膜(519)来处理该字线层(515)，以便形成一字线(525至528)。 | ||
| 申请公布号 | CN1643692A | 申请公布日期 | 2005.07.20 |
| 申请号 | CN03805865.0 | 申请日期 | 2003.01.21 |
| 申请人 | 斯班逊有限公司 | 发明人 | J·Y·杨;M·T·拉姆斯贝;白岩英彦;Y·吴;E·林优尼斯;T·卡迈尔 |
| 分类号 | H01L27/112;H01L21/335 | 主分类号 | H01L27/112 |
| 代理机构 | 北京纪凯知识产权代理有限公司 | 代理人 | 戈泊;程伟 |
| 主权项 | 1.一种制造集成电路的方法，包含下列步骤：提供半导体基材(102)(步骤602)；在该半导体基材(102)之上沉积一电荷陷阱介质层(504)(步骤606)；在该半导体基材(102)中形成第一及第二位线(512)(步骤608)；在该电荷陷阱介质层(504)之上沉积字线层(515)(步骤610)；在该字线层(515)之上沉积硬掩膜层(516)(步骤612)；在该字线层(515)之上沉积光阻层(518)(步616)；处理该光阻层(518)，以便形成掩膜(517)(步骤616)；利用该掩膜(517)处理该硬掩膜层(516)，以便形成硬掩膜(519)(步骤618)；去除该掩膜(517)(步骤620)；利用该硬掩膜(519)处理该字线层(515)，以便形成字线(525至528)(步骤622)；去除该硬掩膜(519)(步骤624)；以及生长自我对准硅化物(步骤628)。 | ||
| 地址 | 美国特拉华州 | ||