| 主权项 |
1.一种半导体基材,包括一单晶矽晶圆、一松弛、 含有矽及锗之单晶层,该单晶层位于表面上,该层 表面之锗含量为10%重量比至100%重量比,及一位于 该表面下方、周期性配置之空腔类。 2.如申请专利范围第1项之半导体基材,其中该单晶 层系5奈米至3微米厚。 3.一sSOI工晶圆,包括一处理晶圆及一位于表面之应 变矽层,在室温下之拉曼光谱内,应变矽层之矽声 子线与未应变矽层之矽声子线相差至少2公分-1,且 应变矽层之厚度为50奈米或更薄,层厚度之均匀度( 6)为5%或更低及HF缺陷密度为1/公分2或更小。 4.如申请专利范围第3项之sSOI晶圆,其中在室温下 之拉曼光谱内,应变矽层之矽声子线与未应变矽层 之矽声子线相差至少4公分-1。 5.一种用以制造半导体基材之方法,包括之步骤依 序如下: - 于一单晶矽晶圆表面制造一含有周期性配置凹 洞类之层,及 - 对该单晶矽晶圆实施热处理直至表面一由单晶 矽组成之连续层形成为止,其下方有一周期性配置 空腔之层,其中于热处理之后,于表面之连续层上 沉积一厚度为5奈米至3微米、含有矽及锗之单晶 、松弛层,该层表面之锗含量为10%重量比至100%重 量比。 6.一种用以制造半导体基材之方法,包括之步骤依 序如下: - 于一单晶矽晶圆表面上沉积一含有矽及锗之层, 该层之厚度为5奈米至3微米及该层表面之锗含量 为10%重量比至100%重量比, - 于该单晶矽晶圆表面制造一含有周期性配置凹 洞类之层,该层系覆以含有矽及锗之层,及 - 对该单晶矽晶圆实施热处理直至表面一含有矽 及锗、连续式、单晶、松弛层形成为止,其下方有 一周期性配置空腔类之层。 7.如申请专利范围第5或6项之方法,其中于该含有 矽及锗之层表面沉积一应变矽层。 8.如申请专利范围第7项之方法,其中该应变矽层系 连接于一处理晶圆上。 9.如申请专利范围第8项之方法,其中该等连接之晶 圆类系沿空腔层分裂,俾应变矽层及其上方含有矽 及锗之层仍留存在处理晶圆上。 10.如申请专利范围第9项之方法,其中将含有矽及 锗之层移除。 11.如申请专利范围第5或6项之方法,其中该含有矽 及锗之层系连接于一处理晶圆上。 12.如申请专利范围第11项之方法,其中该等连接之 晶圆类系沿空腔层分裂,俾含有矽及锗之层仍留存 在处理晶圆上。 13.如申请专利范围第12项之方法,其中一应变矽层 沉积在该含有矽及锗层之表面上,该含有矽及锗之 层仍留存在该处理晶圆上。 |
