| 主权项 |
1.一种发光二极体,包括: 一基板; 一第一型掺杂半导体层,配置于该基板上; 一发光层,配置于部分之该第一型掺杂半导体层上 ; 一第二型掺杂半导体层,配置于该发光层上; 一第一介电层,配置于未被该发光层所覆盖之部分 该第一型掺杂半导体层上; 一第一导电插塞,贯穿该第一介电层而与该第一型 掺杂半导体层电性连接; 一第一电极,配置于该第一介电层上,以藉由该第 一导电插塞而与该第一型掺杂半导体层电性连接; 以及 一第二电极,电性连接于该第二型掺杂半导体层。 2.如申请专利范围第1项所述之发光二极体,更包括 一第二介电层,配置于部分之该第二型掺杂半导体 层上。 3.如申请专利范围第2项所述之发光二极体,更包括 一第二导电插塞,位于该第二介电层中,且该第二 电极是配置于该第二介电层上,并藉由该第二导电 插塞而与该第二型掺杂半导体层电性连接。 4.如申请专利范围第1项所述之发光二极体,更包括 一透明导电层,配置于该第二型掺杂半导体层与该 第二电极之间。 5.如申请专利范围第1项所述之发光二极体,其中该 第一型掺杂半导体层、该发光层与该第二型掺杂 半导体层之材质包括一III-V族化合物半导体材料 。 6.如申请专利范围第5项所述之发光二极体,其中该 III-V族化合物半导体材料包括氮化镓、磷化镓或 磷砷化镓。 7.如申请专利范围第1项所述之发光二极体,其中该 第一型掺杂半导体层为一n型掺杂半导体层,而该 第二型掺杂半导体层为一p型掺杂半导体层。 8.如申请专利范围第1项所述之发光二极体,其中该 第一型掺杂半导体层为一p型掺杂半导体层,而该 第二型掺杂半导体层为一n型掺杂半导体层。 9.如申请专利范围第1项所述之发光二极体,其中该 基板包括蓝宝石、碳化矽、尖晶石或矽基板。 10.一种发光二极体的制造方法,包括: 于一基板上依序形成一第一型掺杂半导体层、一 发光层、一第二型掺杂半导体层与一罩幕层,其中 该罩幕层是暴露出部分之该第二型掺杂半导体层; 以该罩幕层为罩幕,移除暴露出之该第二型掺杂半 导体层与部分该发光层,以暴露出部分之该第一型 掺杂半导体层; 于该罩幕层与该第一型掺杂半导体层上形成一介 电材料层; 移除该罩幕层与部分该介电材料层,以于未被该发 光层所覆盖之部分该第一型掺杂半导体层上形成 一第一介电层; 于该第一介电层中形成一第一导电插塞,以与该第 一型掺杂半导体层电性连接;以及 分别形成一第一电极与一第二电极,其中该第二电 极是与该第二型掺杂半导体层电性连接,且该第一 电极是藉由该第一导电插塞而与该第一型掺杂半 导体层电性连接。 11.如申请专利范围第10项所述之发光二极体的制 造方法,其中部分之该第二型掺杂半导体层与部分 之该发光层系藉由非等向性蚀刻来移除。 12.如申请专利范围第10项所述之发光二极体的制 造方法,其中移除该罩幕层及部分该介电材料层的 方法包括: 于该介电材料层上形成一图案化光阻层; 利用该图案化光阻层为罩幕,移除该图案化光阻层 所暴露之部分该介电材料层; 利用该图案化光阻层为罩幕,移除该罩幕层;以及 移除该图案化光阻层与部分该介电材料层。 13.如申请专利范围第12项所述之发光二极体的制 造方法,其中该罩幕层的材质包括镍,且该罩幕层 是藉由王水溶液而移除。 14.如申请专利范围第12项所述之发光二极体的制 造方法,其中该介电材料层的材质包括二氧化矽, 且该介电层材料是藉由氟化氢而移除。 15.如申请专利范围第12项所述之发光二极体的制 造方法,其中移除该图案化光阻层与部分该介电材 料层的方法包括: 将一膜片黏着于该图案化光阻层上;以及 剥离该膜片,以使该图案化光阻层与部分该介电材 料层连同该膜片而从该基板上被剥离。 16.如申请专利范围第10项所述之发光二极体的制 造方法,其中在形成该第一介电层之后以及形成该 第一电极与该第二电极之前,更包括: 在该基板上形成一第二介电层,以覆盖部分之该第 二型掺杂半导体层;以及 在该第二介电层中形成一第二导电插塞,以使后续 形成之该第二电极藉由该第二导电插塞,而与该第 二型掺杂半导体层电性连接。 17.如申请专利范围第10项所述之发光二极体的制 造方法,其中在形成该第一介电层之后以及形成该 第二电极之前,更包括在该第二型掺杂半导体层上 形成一透明导电层。 图式简单说明: 图1绘示为习知发光二极体的剖面示意图。 图2A至图2F绘示为本发明之较佳实施例中发光二极 体的制造流程剖面图。 图3A至图3D绘示为形成图2D之结构的流程剖面图。 图4绘示为本发明之另一实施例的发光二极体之剖 面图。 图5绘示为本发明之又一实施例的发光二极体之剖 面图。 |
