| 摘要 |
본 발명은 칩 적층형 패키지의 워피지 현상을 최소화하기 위하여 몰딩 컴파운드 수지층을 다층 구조로 적용시킨 새로운 구조의 칩 적층형 반도체 패키지 및 이의 제조 방법에 관한 것이다. 즉, 본 발명은 인터포저 위에 상부칩이 적층 부착된 상태에서 몰딩 컴파운드 수지를 인터포저 위에 몰딩할 때, 서로 다른 열팽창계수 및 휨 성질을 갖는 몰딩 컴파운드 수지를 다층으로 몰딩함으로써, 기존의 지지플레이트 사용없이도 워피지 현상을 방지할 수 있도록 한 칩 적층형 반도체 패키지 및 이의 제조 방법을 제공하고자 한 것이다. |
