| 摘要 |
Eine Vorrichtung, aufweisend: einen Mechanismus zum Kompensieren eines Zeitversatzes zwischen an einer Mehrzahl von Ports (408–414) empfangener Daten, wobei der Mechanismus einen Portausrichter (406) und eine Mehrzahl von Ports aufweist, wobei jeder Port einen entsprechenden Datenausrichter (402) aufweist, wobei der Mechanismus ausgebildet ist: zum Konvertieren von Einzelbit-Daten, die jeweils an jedem von der Mehrzahl von Ports empfangen wurden, in entsprechende Parallelbit-Daten durch den in jedem Port vorhandenen entsprechenden Datenausrichter; und zum Binden der Mehrzahl von Ports, sodass die an der Mehrzahl von Ports empfangenen Daten als ein einzelner logischer Kanal behandelt werden, wobei das Binden der Mehrzahl von Ports aufweist, für jeden Datenausrichter (402), dass, wenn der Datenausrichter ein Kontrollsignal (524) von einem Portausrichter (406) empfängt, der Datenausrichter eine auf dem Kontrollsignal basierende Verzögerung in die an dem Port, der den Datenausrichter aufweist, empfangenen Daten einfügt, sodass eine Zeitversatz zwischen den an der Mehrzahl von Ports empfangenen Daten kompensiert wird. |
