| 发明名称 | 微电子器件 | ||
| 摘要 | 在两个导电电极之间夹置的晶体半导体类肖特基势垒二极管与存储器元件、字线和位线串联，其中该设置提供大于IV的电压容限以及大于5x106A/cm2的电流密度。该类肖特基势垒二极管可以在与低温BEOL半导体加工兼容的条件下制造，可以在低电压下提供高电流，呈现高的导通‑关断比，并且实现了大存储器阵列。 | ||
| 申请公布号 | CN103733337B | 申请公布日期 | 2016.12.14 |
| 申请号 | CN201280039580.4 | 申请日期 | 2012.08.15 |
| 申请人 | 国际商业机器公司 | 发明人 | K·维尔瓦尼;K·戈帕拉克里希南;R·S·谢诺伊;D·S·贝休恩;A·J·科洛克 |
| 分类号 | H01L27/10(2006.01)I;H01L29/82(2006.01)I;H01L29/86(2006.01)I;H01L21/768(2006.01)I | 主分类号 | H01L27/10(2006.01)I |
| 代理机构 | 北京市中咨律师事务所 11247 | 代理人 | 贺月娇;于静 |
| 主权项 | 一种微电子器件，包括：位线；M<sub>a</sub>X<sub>b</sub>Y<sub>2</sub>层，其中a＝0.4‑1.2，b＝0.8‑1.2，M选自Cu、Ag、Li和Zn，X选自Cr、Mo和W，并且Y选自Se、S、O和Te；存储器元件；字线，并且其中，所述M<sub>a</sub>X<sub>b</sub>Y<sub>2</sub>层和所述存储器元件：(i)被夹置在所述位线和所述字线之间，并且(ii)与所述字线和所述位线电串联。 | ||
| 地址 | 美国纽约 | ||