低速维特比差错控制模块

摘要

低速维特比差错控制模块是一种应用于通迅系统中，对误码进行自动纠正的装置，它主要由信号处理器(1)、程序区(2)、指示电路(3)、输入输出端子(4)所组成，信号处理器(1)包括输入串行接口(1-1)、自同步器(1-2)、SSD算法(1-3)、误码检测器(1-4)、输出串行接口(1-5)，输出、输入端子(4)中的输入端子有数据输入(4-1)，时钟输入(4-2)，输出端子有译码输出(4-3)，时钟输出(4-4)，其中输入串行接口与数据输入、时钟输入相接。

主权项

1.一种低速维特比差错控制模块，由信号处理部分和存贮器部分所组成，其特征在于该模块包括信号处理器(1)、程序区(2)、指示电路(3)、输入、输出端子(4)，信号处理器(1)包括输入串行接口(1-1)、自同步器(1-2)、SSD算法(1-3)、误码检测器(1-4)、 输出串行接口(1-5)，输入、输出端子(4)中输入端子有数据输入(4-1)、时钟输入(4-2)，输出端子有译码输出(4-3)、时钟输出(4-4)， 其中输入串行接口(1-1)与数据输入(4-1)、时钟输入(4-2)相接，输出串行接口(1-5)与译码输出(4-3)、时钟输出(4-4)相接。