发明名称 降低记忆体潜伏时间之方法与设备
摘要 一种记忆体介面单元,用以控制一个包含一个读取伫列、一个写入伫列、和一个定序电路的一个记忆体。该读取伫列储存对该记忆体的读取请求,而该写入伫列储存对该记忆体的写入请求。该定序电路被耦合到该读取伫列和该写入伫列,并让该读取和写入请求以相互顺序紊乱的方式发送到记忆体,以使效能最大化,且不危害资料的一致性。
申请公布号 TWI286700 申请公布日期 2007.09.11
申请号 TW091135504 申请日期 2002.12.06
申请人 昇阳电脑股份有限公司 发明人 布莱恩.J.麦基;玉.B.周
分类号 G06F9/312(2006.01) 主分类号 G06F9/312(2006.01)
代理机构 代理人 许峻荣 新竹市民族路37号10楼
主权项 1.一种用以发送读取和写入请求到一个记忆体的 方法,包含: 将至少一个写入请求排队在一个写入伫列中; 将一个进入的读取请求排队在一个读取伫列中; 比较该读取请求和在该写入伫列中的该至少一个 写入请求,以侦测一个匹配写入请求; 若有一个匹配写入请求,储存该匹配写入请求的一 个写入伫列索引,作为在一个定序伫列中的一个第 一项;与 发送该至少一个写入请求到该记忆体,以回应该第 一个定序伫列项。 2.如申请专利范围第1项的用以发送读取和写入请 求到一个记忆体的方法,其中,该写入伫列索引包 含该写入伫列的一个尾指标。 3.如申请专利范围第1项的用以发送读取和写入请 求到一个记忆体的方法,其中,该匹配写入请求指 示一个在写后读取情况。 4.如申请专利范围第1项的用以发送读取和写入请 求到一个记忆体的方法,其中,该发送包含: 从该写入伫列发送该至少一个写入请求到该记忆 体,直到该写入伫列的一个头指标等于储存在该定 序伫列中的该写入伫列索引。 5.如申请专利范围第4项的用以发送读取和写入请 求到一个记忆体的方法,其中,该发送包含: (a)发送储存在该写入伫列中的该写入伫列头指标 的该写入请求到该记忆体; (b)比较该写入伫列头指标和储存在该定序伫列的 该写入伫列索引;与 (c)在步骤(b)中若有一个匹配,使该第一定序伫列项 无效;与 (d)在步骤(b)中若没有一个匹配,增量该写入伫列头 指标;与 (e)重覆步骤(a)到(d)。 6.如申请专利范围第4项的用以发送读取和写入请 求到一个记忆体的方法,更包含: 使该第一定序伫列项无效。 7.如申请专利范围第4项的用以发送读取和写入请 求到一个记忆体的方法,更包含: 否定一个交易类型位元,以指示该第一定序伫列索 引项对应到一个写入请求。 8.如申请专利范围第4项的用以发送读取和写入请 求到一个记忆体的方法,更包含: 若没有一个匹配写入请求,在发送该至少一个写入 请求到该记忆体之前,先发送该读取请求到该记忆 体,即使该至少一个写入请求早于该读取请求。 9.如申请专利范围第1项的用以发送读取和写入请 求到一个记忆体的方法,更包含: 比较每一个写入请求和该读取伫列中的该等读取 请求,以侦测一个匹配读取请求; 若有一个匹配读取请求,储存该匹配读取请求的一 个读取伫列索引,作为在该定序伫列中的一个第二 项;与 发送该等读取请求到该记忆体,以回应该第二定序 伫列索引项。 10.如申请专利范围第9项的用以发送读取和写入请 求到一个记忆体的方法,其中,该读取伫列索引包 含该读取伫列的一个尾指标。 11.如申请专利范围第9项的用以发送读取和写入请 求到一个记忆体的方法,其中,发送该等读取请求 包含: 从该读取伫列发送该等读取请求到该记忆体,直到 该读取伫列的一个发送指标等于储存在该定序伫 列的该读取伫列索引。 12.如申请专利范围第11项的用以发送读取和写入 请求到一个记忆体的方法,其中,发送该等读取请 求包含: (a)发送储存在该读取伫列中的该发送指标的该读 取请求到该记忆体; (b)比较该读取伫列发送指标和储存在该定序伫列 的该读取伫列索引;与 (c)在步骤(b)中若有一个匹配,使该定序伫列中的该 第二项无效;与 (d)在步骤(b)中若没有一个匹配,增量该读取伫列发 送指标;与 (e)重覆步骤(a)到(d)。 13.如申请专利范围第11项的用以发送读取和写入 请求到一个记忆体的方法,更包含: 使该第二定序伫列项无效。 14.如申请专利范围第11项的用以发送读取和写入 请求到一个记忆体的方法,更包含: 确定一个交易类型位元,以指示该第二定序伫列项 对应到一个读取请求。 15.如申请专利范围第9项的用以发送读取和写入请 求到一个记忆体的方法,更包含: 若没有一个匹配读取请求,在发送该至少一个读取 请求到该记忆体前,先发送该等写入请求到该记忆 体,即使该至少一个读取请求比该写入请求早。 16.一种用以发送读取和写入请求到一个记忆体的 方法,包含: 将该等写入请求排队在一个写入伫列中; 将该等读取请求排队在一个读取伫例中; 比较每一个读取请求和在该写入伫列中的该等写 入请求,以侦测一个匹配的较早写入请求; 若有一个匹配的较早写入请求,储存该写入伫列的 一个尾指标,作为在一个定序伫列中的一个第一项 ; 比较每一个写入请求和在该读取伫列中的该等读 取请求,以侦测一个匹配的较早读取请求; 若有一个匹配的较早读取请求,储存该读取伫列的 一个尾指标,作为在一个定序伫列中的一个第二项 ;与 以该第一和/或第二定序伫列项决定的一个顺序, 发送该等写入和读取请求到该记忆体。 17.如申请专利范围第16项的用以发送读取和写入 请求到一个记忆体的方法,其中该发送包含: 从该写入伫列发送该等写入请求到该记忆体,直到 该写入伫列的一个头指标等于储存在该定序伫列 的该写入伫列的尾指标。 18.如申请专利范围第17项的用以发送读取和写入 请求到一个记忆体的方法,其中该发送更包含: 从该读取伫列发送该等读取请求到该记忆体,直到 该读取伫列的一个发送指标等于储存在该定序伫 列的该读取伫列尾指标。 19.如申请专利范围第16项的用以发送读取和写入 请求到一个记忆体的方法,更包含: 若没有一个匹配的较早写入请求,在发送该等写入 请求到该记忆体前,先发送该等读取请求到该记忆 体,即使该等写入请求早于该等读取请求。 20.如申请专利范围第16项的用以发送读取和写入 请求到一个记忆体的方法,更包含: 若没有一个匹配的较早读取请求,在发送该等读取 请求到该记忆体前,先发送该等写入请求到该记忆 体,即使该等读取请求早于该等写入请求。 21.一种记忆体控制器,用以发送读取和写入请求到 一个记忆体,该记忆体控制器包含: 一读取伫列,具有多数列,每一列用以储存一个读 取请求; 一写入伫列,具有多数列,每一列用以储存一个写 入请求; 一定序伫列,具有多数列,每一列用以储存一个较 早写入请求的该写入伫列索引,该请求定址到和一 个较晚的读取请求的该相同资料、或一个较早的 读取请求的该读取伫列索引,该请求定址到和一个 较晚的写入请求的该相同资料;和 一发送逻辑,被耦合到该定序伫列和该读取伫列和 写入伫列,该发送逻辑控制分别来自该读取和写入 伫列的该等读取和写入请求到记忆体,以回应储存 在该定序伫列的该等读取和/或写入伫列索引。 22.如申请专利范围第21项的记忆体控制器,其中, 该写入伫列包含:一关联记忆体,具有:一写入输入 端,被耦合以接收该等写入请求、一比较输入端, 被耦合以接收该等读取请求、一控制端,被耦合到 该发送逻辑、和一输出端,被选择性的耦合到该记 忆体;和 该读取伫列包含:一关联记忆体,具有:一写入输入 端,被耦合以接收该等读取请求、一比较输入端, 被耦合以接收该等写入请求、一控制端,被耦合到 该发送逻辑、和一输出端,被选择性的耦合到该记 忆体。 23.如申请专利范围第22项的记忆体控制器,更包含: 一多工器,具有:一第一输入端,被耦合到该读取伫 列的该输出端、一第二输入端,被耦合到该写入伫 列的该输出端、一输出端,被耦合到该记忆体的一 个输入端、一控制输入端,被耦合到该发送逻辑。 24.如申请专利范围第22项的记忆体控制器,其中该 定序伫列更包含多个有效位元,每一个位元指示一 个有效项是否被储存在该定序伫列中一个对应列 。 25.如申请专利范围第24项的记忆体控制器,其中该 定序伫列更包含多个交易类型位元,每一个位元指 示一个对应的定序伫列项是否对应到一个写入请 求或一个读取请求。 26.如申请专利范围第21项的记忆体控制器,更包含: 一装置,用以比较每一个读取请求和在该写入伫列 排队的该等写入请求,以侦测一个匹配的较早写入 请求。 27.如申请专利范围第26项的记忆体控制器,其中,用 以比较的该装置包含该写入伫列。 28.如申请专利范围第27项的记忆体控制器,其中该 写入伫列包含一个关联记忆体。 29.如申请专利范围第26项的记忆体控制器,其中若 有一个匹配的较早写入请求,该发送逻辑命令该写 入伫列发送该等写入请求到该记忆体,直到该写入 伫列的一个头指标等于储存在该定序伫列中的该 写入伫列索引。 30.如申请专利范围第27项的记忆体一控制器,其中 若没有一个匹配的较早写入请求,该发送逻辑命令 该读取伫列在该等写入请求前,发送该等读取求到 该记忆体,即使该等写入请求早于该读取请求。 31.如申请专利范围第26项的记忆体控制器,更包含: 一装置,用以比较每一个写入请求和排队在读取伫 列的该等读取请求,以侦测一个匹配的较早读取请 求。 32.如申请专利范围第31项的记忆体控制器,其中用 以比较的该装置更包含该读取伫列。 33.如申请专利范围第32项的记忆体控制器,其中该 读取伫列包含一关联记忆体。 34.如申请专利范围第31项的记忆体控制器,其中若 有一个匹配的较早读取请求,该发送逻辑命令该读 取伫列发送该等读取请求到该记忆体,直到该读取 伫列的一个发送指标等于该匹配的较早读取请求 的该读取伫列索引。 35.如申请专利范围第31项的记忆体控制器,其中若 没有一个匹配的较早读取请求,该发送逻辑命令该 写入伫列在该等读取请求前,先发送该等写入请求 到该记忆体,即使该等读取请求早于该写入请求。 图式简单说明: 图1是一个包含一个CPU的习知电脑系统的方块略图 。 图2是依照本发明的一个实施例的CPU方块略图。 图3是图2中的CPU的记忆体控制单元的一个实施例 之方块略图。 图4和图5是流程图,说明图3中的该记忆体控制单元 的一个实施例。
地址 美国