| 摘要 |
ｐ半導体基板（１）上に形成されたｎ分離領域（２）には、ハイサイド駆動回路を構成するＭＶ−ＰＭＯＳ（２０）およびＭＶ−ＮＭＯＳ（３０）が形成される。ＭＶ−ＮＭＯＳ（３０）は、ｎ分離領域（２）内部の中間電位（Ｖｓ）のｐ分離領域（３）に形成される。ｐ半導体基板（１）の表面層の、ｎ分離領域（２）の外側にはｎエピタキシャル領域（１２）が設けられ、その外側にはグランド電位（ＧＮＤ）のｐＧＮＤ領域（４１）が設けられる。ハイサイド駆動回路とｐＧＮＤ領域（４１）との間には、ｐ半導体基板（１）とｎエピタキシャル領域（１２）との間に空洞（１１）が設けられ、ｎエピタキシャル領域（１２）を貫通して空洞（１１）に達するｐ拡散領域（１３）が設けられる。ｐ分離領域（３）には中間電位（Ｖｓ）が印加される。これにより、誤動作や破壊が生じることを回避し、かつチップサイズを縮小することができる。 |
