| 主权项 |
1.一种除错支援单元,系用以介接一除错器与一欲 除错系统,该除错器系使用一测试时脉,该欲除错 系统系使用一个或多个运作时脉,该除错支援单元 包含: 一测试时脉单元,该测试时脉单元系使用该测试时 脉与该除错器相连通讯;以及 一个或多个系统时脉单元,每一个该系统时脉单元 系对应至该一个或多个运作时脉,并且与该欲除错 系统和该测试时脉单元相连通讯, 其中上述之一个或多个系统时脉单元与该欲除错 系统通讯时使用相对应之该运作时脉,该一个或多 个系统时脉单元与该测试时脉单元通讯时使用该 测试时脉。 2.根据申请专利范围第1项之除错支援单元,其中上 述之每一个该系统时脉单元更与该除错器相连通 讯,该一个或多个系统时脉单元与该欲除错系统通 讯时使用相对应之该运作时脉,该一个或多个系统 时脉单元与该除错器通讯时使用该测试时脉。 3.根据申请专利范围第1项之除错支援单元,更包含 一个或多个时脉切换单元,每一个该时脉切换单元 系对应至该一个或多个运作时脉,每一个该时脉切 换单元系与该测试时脉单元与其所对应之该系统 时脉单元相连通讯,当每一个该系统时脉单元与该 测试时脉单元通讯时,每一个该系统时脉单元所对 应之该时脉切换单元送出一时脉信号至所对应之 该系统时脉单元,当每一个该系统时脉单元与该欲 除错系统通讯时,该时脉信号系为该系统时脉单元 所对应之运作时脉。 4.根据申请专利范围第1项之除错支援单元,其中上 述之欲除错系统为一数位信号处理器。 5.根据申请专利范围第1项之除错支援单元,其中上 述之欲除错系统、测试时脉单元与系统时脉单元 系位于一整合式装置或一微晶片中。 6.一种电子元件之除错方法,该电子元件之除错方 法包含: 提供一个或多个系统时脉单元以对应至一个或多 个运作时脉; 当该一个或多个系统时脉单元与一除错器通讯时, 该一个或多个运作时脉为该除错器所使用之一时 脉;以及 当该一个或多个系统时脉单元与该电子元件通讯 时,该一个或多个运作时脉为该电子元件具有之一 个或多个硬体时脉的其中一个相对应之硬体时脉 。 7.根据申请专利范围第6项之电子元件之除错方法, 其中上述之该除错器系为与执行一除错应用程式 之一电脑系统进行通讯之一除错支援单元。 8.根据申请专利范围第6项之电子元件之除错方法, 其中上述之除错器系为执行一除错应用程式之一 电脑系统。 9.根据申请专利范围第6项之电子元件之除错方法, 更包含: 当每一个该系统时脉单元与该除错器相连通讯时, 一时脉切换单元将该一个或多个运作时脉设定为 该除错器所使用之时脉;以及 当每一个该系统时脉单元与该电子元件相连通讯 时,该时脉切换单元将该一个或多个运作时脉设定 为该电子元件具有之该一个或多个硬体时脉的其 中一个相对应之硬体时脉。 10.根据申请专利范围第9项之电子元件之除错方法 ,其中上述之除错器系为与执行一除错应用程式之 一电脑系统进行通讯之一除错支援单元。 11.根据申请专利范围第9项之电子元件之除错方法 ,其中上述之除错器系为执行一除错应用程式之一 电脑系统。 12.根据申请专利范围第10项之电子元件之除错方 法,其中上述之时脉切换单元系根据该除错器或该 除错支援单元送至该时脉切换单元之一指令以设 定该一个或多个运作时脉。 13.一种电脑系统,该电脑系统包含: 一处理器;以及 该电脑系统可解读之一程式储存装置,该程式储存 装置包含该处理器可执行指令所组成之一程式,以 进行一电子硬体之除错步骤,该步骤包含: 提供一个或多个系统时脉单元以对应至一个或多 个运作时脉; 当该一个或多个系统时脉单元与一除错器通讯时, 该一个或多个运作时脉为该除错器所使用之一时 脉;以及 当该一个或多个系统时脉单元与该电子硬体通讯 时,该一个或多个运作时脉为该电子硬体具有之一 个或多个硬体时脉的其中一个相对应之硬体时脉 。 14.根据申请专利范围第13项之电脑系统,其中上述 之该除错器系为与执行一除错应用程式之一电脑 系统进行通讯之一除错支援单元。 15.根据申请专利范围第13项之电脑系统,其中上述 之除错器系为执行一除错应用程式之一电脑系统 。 16.根据申请专利范围第13项之电脑系统,其中上述 之电子硬体之除错步骤更包含: 当每一个该系统时脉单元与该除错器相连通讯时, 一时脉切换单元将该一个或多个运作时脉设定为 该除错器所使用之时脉;以及 当每一个该系统时脉单元与该电子硬体相连通讯 时,该时脉切换单元将该一个或多个运作时脉设定 为该电子硬体具有之该一个或多个硬体时脉的其 中一个相对应之硬体时脉。 17.根据申请专利范围第16项之电脑系统,其中上述 之除错器系为与执行一除错应用程式之一电脑系 统进行通讯之一除错支援单元。 18.根据申请专利范围第16项之电脑系统,其中上述 之除错器系为执行一除错应用程式之一电脑系统 。 19.根据申请专利范围第16项之电脑系统,其中上述 之时脉切换单元系根据该除错器送至该时脉切换 单元之一指令以设定该一个或多个运作时脉。 20.根据申请专利范围第17项之电脑系统,其中上述 之时脉切换单元系根据该除错支援单元送至该时 脉切换单元之一指令以设定该一个或多个运作时 脉。 图式简单说明: 第一图系为根据本发明一实施例之一欲除错电子 元件与一除错支援单元的一方块示意图; 第二图系为根据本发明实施例中测试存取协定之 一实作范例的一方块示意图; 第三图系为根据本发明一实施例之一除错支援单 元的一方块示意图; 第四图系为根据本发明一实施例描述除错器如何 存取除错支援单元暂存器之一流程示意图; 第五图系为根据本发明一实施例描述除错器如何 将资料写入欲除错系统之一流程示意图; 第六图系为根据本发明一实施例描述除错器如何 自欲除错系统读出资料之一流程示意图; 第七图系为根据本发明一实施例描述除错器如何 读取追踪缓冲区之一流程示意图; 第八图系为根据本发明一实施例之一概念性时脉 切换电路的一方块示意图; 第九图系为根据本发明另一实施例之一时脉切换 电路的一方块示意图; 第十图系为根据本发明一实施例之一测试时脉活 动侦测电路的一方块示意图; 第十一图系为根据本发明一实施例之一时脉控制 电路的一方块示意图;以及 第十二图系为根据本发明提供之系统与方法所实 作之一电脑系统范例的一方块示意图。 |
