| 发明名称 | 半导体衬底及其制造方法、半导体器件及其制造方法 | ||
| 摘要 | 本发明提供具备SOI区具有对邻接的非SOI区(体区)的充分的吸杂能力，而且，体区(元件可形成区)未变窄的优质的部分SOI结构的半导体衬底。其解决方案是将半导体衬底11所具备的第1单晶硅层(3)的一个主面被覆起来地设置作为绝缘层的SiO<SUB>2</SUB>膜(4)。将单晶硅层(5)的未被SiO<SUB>2</SUB>膜(4)被覆起来的区域和与该区域邻接的SiO<SUB>2</SUB>膜(4)的边缘部被覆起来地部分地设置第2单晶硅层(5)。此外，在SiO<SUB>2</SUB>膜(4)上边设置作为非单晶硅层的多晶硅层(6)。多晶硅层(6)被设置为使得其与单晶硅层(5)之间的界面位于SiO<SUB>2</SUB>膜(4)的上方。 | ||
| 申请公布号 | CN1531014A | 申请公布日期 | 2004.09.22 |
| 申请号 | CN200410029428.5 | 申请日期 | 2004.03.17 |
| 申请人 | 株式会社东芝 | 发明人 | 永野元;宫野清孝;水岛一郎 |
| 分类号 | H01L21/00 | 主分类号 | H01L21/00 |
| 代理机构 | 北京市中咨律师事务所 | 代理人 | 段承恩;陈海红 |
| 主权项 | 1.一种半导体衬底，其特征在于具备：第1单晶硅层；将该第1单晶硅层的一个主面部分地被覆起来地设置的绝缘层；在上述第1单晶硅层的未用上述绝缘层被覆起来的区域，和与该区域邻接的上述绝缘层的边缘部被覆起来地设置的第2单晶硅层；在上述绝缘层上设置的非单晶硅层，上述第2单晶硅层与上述非单晶硅层之间的界面，位于上述绝缘层上边。 | ||
| 地址 | 日本东京都 | ||