发明名称 |
半导体器件的制造方法 |
摘要 |
在一种制造半导体器件的方法中,在半导体基片上形成MOS晶体管。每个MOS晶体管包含杂质扩散区和栅电极。在MOS晶体管上淀积第一层间绝缘膜。在第一层间绝缘膜中开通接触孔以致于其达到杂质扩散区域。在半导体基片的全部表面上淀积导体。深蚀刻淀积的导体以致仅在接触孔中形成接触塞。通过利用选择生长方法仅在接触塞形成盘部分。电容器被形成在半导体基片上以致于通过电容器接触点连接到盘部分。 |
申请公布号 |
CN1235374A |
申请公布日期 |
1999.11.17 |
申请号 |
CN99107246.4 |
申请日期 |
1999.05.11 |
申请人 |
日本电气株式会社 |
发明人 |
深濑匡;小室雅宏 |
分类号 |
H01L21/8242;H01L21/8239;H01L27/108 |
主分类号 |
H01L21/8242 |
代理机构 |
中科专利商标代理有限责任公司 |
代理人 |
朱进桂 |
主权项 |
1.一种制造具有半导体基片的半导体器件的方法,其特征在于包括如下步骤:在半导体基片上形成MOS晶体管,每个MOS晶体管包含杂质扩散区域和栅电极,杂质扩散区用作源区和漏区;在MOS晶体管上方淀积第一层间绝缘膜;在第一层间膜绝缘开通接触孔以致于达到杂质扩散区域;在半导体基片的全部表面上淀积导体;淀积的导体被深蚀刻以便仅形成在接触孔中的接触塞;通过利用选择生长方法仅在接触塞上形成盘部分;以及在半导体基片上形成电容器,以便于通过电容器接触点被连接到盘部分。 |
地址 |
日本东京都 |