| 发明名称 |
A delayed clock signal generator using interpolation between delayed clock phases and compensating for interpolator and selector delay |
| 摘要 |
|
| 申请公布号 |
GB2405273(A) |
申请公布日期 |
2005.02.23 |
| 申请号 |
GB20040017373 |
申请日期 |
2004.08.04 |
| 申请人 |
* SAMSUNG ELECTRONICS CO LTD. |
发明人 |
JIN-HAN * KIM;SUNG-BAE * PARK;CHUL-WOO * KIM;SEOK-SOO * YOON;SEOK-RYOUNG * YOON;GUN-OK * JUNG |
| 分类号 |
G06F1/06;H03H11/26;H03K5/00;H03K5/05;H03K5/13;H03K5/135;H03K5/15;H03K5/26;H03L7/081;H04L7/02;(IPC1-7):H03K5/135 |
主分类号 |
G06F1/06 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
