| 发明名称 | 一种高精度带隙基准电路 | ||
| 摘要 | 本发明公开了一种带隙基准电路，其中，第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)的源极均与输入电源连接，栅极均与所述运算放大器(A)的输出端连接；第一MOS管(M1)的漏极和所述第一三级管(Q1)的发射级连接到所述运算放大器(A)的负输入端；第二MOS管(M2)的漏极经由一个第一开关电容电路连接到所述运算放大器(A)的正输入端；第二三极管(Q2)的发射极经由一个第二开关电容电路也连接到所述运算放大器(A)的正输入端。本发明将现有的带隙基准电路中的电阻替换为开关电容电路，可提高带隙基准电路产生的基准电压及基准电流的精度。 | ||
| 申请公布号 | CN106055009A | 申请公布日期 | 2016.10.26 |
| 申请号 | CN201610438653.7 | 申请日期 | 2016.06.17 |
| 申请人 | 中国科学院微电子研究所 | 发明人 | 徐文静;陈杰;高岑;赵士彬 |
| 分类号 | G05F1/565(2006.01)I | 主分类号 | G05F1/565(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 乔东峰 |
| 主权项 | 一种带隙基准电路，包括第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)、第一三极管(Q1)、第二三极管(Q2)和运算放大器(A)，其中，所述第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)的源极均与输入电源连接，栅极均与所述运算放大器(A)的输出端连接；所述第一MOS管(M1)的漏极和所述第一三级管(Q1)的发射级连接到所述运算放大器(A)的负输入端；其特征在于：所述第二MOS管(M2)的漏极经由一个第一开关电容电路连接到所述运算放大器(A)的正输入端；所述第二三极管(Q2)的发射极经由一个第二开关电容电路也连接到所述运算放大器(A)的正输入端。 | ||
| 地址 | 100029 北京市朝阳区北土城西路3号 | ||