| 主权项 |
1.一种半导体记忆体元件之电源供应控制电路,包 含: 计数装置,其响应读取指令讯号或写入指令讯号而 重置,以计数输入时脉,然后输出计数完成讯号;及 电源供应致能讯号产生装置,其响应读取指令讯号 或写入指令讯号而致能,和响应计数完成讯号而失 能,用以产生电源供应致能讯号。 2.如申请专利范围第1项之电源供应控制电路,更包 含计数器控制器,用以输出计数器控制讯号,以控 制计数装置。 3.如申请专利范围第2项之电源供应控制电路,其中 当计数器控制讯号在第一逻辑准位时,计数装置被 重置,以停止计数操作,而当计数器控制讯号在第 二逻辑准位时,计数装置开始计算输入时脉。 4.如申请专利范围第1项之电源供应控制电路,其中 电源供应致能讯号产生装置包含设定一重设(SR)闩 ,以输出电源供应致能讯号。 5.如申请专利范围第4项之电源供应控制电路,其中 电源供应致能讯号产生装置包含: 设定讯号产生器,用以响应读取指令或写入指令, 输出设定讯号,以设定电源供应致能讯号产生装置 ;及 重置讯号产生器,用以响应计数完成讯号,输出重 置讯号,以重置电源供应致能讯号产生装置。 6.如申请专利范围第5项之电源供应控制电路,其中 重置讯号产生器输出与计数完成讯号的升缘同步 活化之重置讯号。 7.如申请专利范围第6项之电源供应控制电路,其中 重置讯号产生器包含: 接收计数完成讯号之反相器; 用以延迟反相器的输出讯号一段预定时间之延迟 单元;及 NAND闸,用以对计数完成讯号和延迟单元的输出讯 号执行逻辑NAND操作,使输出重置讯号。 8.如申请专利范围第5项之电源供应控制电路,其中 设定讯号产生器包含: NOR闸,用以对读取指令讯号和写入指令讯号执行逻 辑NOR操作; 接收NOR闸的输出讯号之反相器; 接收列活化讯号和反相器的输出讯号之NAND闸;及 用以延迟NAND闸的输出讯号一段预定时间之延迟单 元,以输出设定讯号。 9.如申请专利范围第2项之电源供应控制电路,其中 计数器控制器包含: 接收读取指令讯号和写入指令讯号之NOR闸;及 接收NOR闸的输出讯号和电源供应致能讯号之NAND闸 ,以输出计数器控制讯号。 10.如申请专利范围第1项之电源供应控制电路,其 中计数装置系能够调整输入时脉的计数数目之可 变计数器。 11.如申请专利范围第10项之电源供应控制电路,其 中计数装置包含: 时脉除法器,用以将输入时脉的频率除以预定倍数 ;及 输出选择器,用以在时脉除法器的输出讯号当中选 择一个输出讯号。 12.如申请专利范围第11项之电源供应控制电路,其 中时脉除法器包含N个除法器级,该N个除法器级的 每一个都提供有反相器和正反器,使得被除以2N的 输出时脉最后被输出,其中N为正整数。 13.如申请专利范围第12项之电源供应控制电路,其 中第N个正反器包含用以输出所分割时脉之资料输 出端,用以接收资料输出端的反相输出値之资料输 入端,及时脉输入端,在N等于1的情形下,系用以接 收计数时脉,或在N大于1的情形下,系用以接收第N-1 个除法器级的输出。 14.如申请专利范围第13项之电源供应控制电路,其 中正反器包含: 输入闩,用以闩住经由资料输入端接收的资料; 输出闩,用以闩住要经由资料输出端输出的资料; 第一通行闸,当计数时脉系在第一逻辑准位时,用 以将资料输入端连接到输入闩;及 第二通行闸,当计数时脉系在第二逻辑准位时,用 以将输出闩连接到资料输出端,于是输入闩会依据 计数器控制讯号被重置到预定逻辑准位。 15.一种I/O滙流排驱动电路,其包含: I/O滙流排,用以在半导体记忆体元件的核心区和周 边区之间,提供一个资料传输路径; 位在I/O滙流排的核心区终端部分之资料核心连接 级; 位在I/O滙流排的周边区终端部分之资料周边连接 级; 滙流排电压产生器,其系在资料输入或输出周期期 间经由I/O滙流排被致能,供应驱动电压到资料核心 连接级和资料周边连接级;及 用以控制电源供应电路之电源供应控制器。 16.如申请专利范围第15项之I/O滙流排驱动电路,其 中滙流排电压产生器包含: 核心滙流排电压产生单元,用以将驱动电压供应到 资料核心连接级;及 周边滙流排电压产生单元,用以将驱动电压供应到 资料周边连接级。 17.如申请专利范围第15项之I/O滙流排驱动电路,其 中资料核心连接级系用以将资料载在I/O滙流排上 之驱动器,而资料周边连接级系用以检知载在I/O滙 流排上的资料之接收器。 18.如申请专利范围第15项之I/O滙流排驱动电路,其 中资料核心连接级系用以检知载在I/O滙流排上的 资料之接收器,而资料周边连接级系用以将资料载 在I/O滙流排上之驱动器。 19.如申请专利范围第15项之I/O滙流排驱动电路,其 中电源供应控制器包含: 计数器,其响应读取指令讯号或写入指令讯号重置 ,以计数输入时脉,然后输出计数完成讯号;及 电源供应致能讯号产生器,其响应读取指令讯号或 写入指令讯号而致能,和响应计数完成讯号而失能 ,用以产生电源供应致能讯号。 20.如申请专利范围第19项之I/O滙流排驱动电路,进 而包含计数器控制器,用以输出计数器控制讯号, 以控制计数装置。 21.如申请专利范围第20项之I/O滙流排驱动电路,其 中当计数器控制讯号在第一逻辑准位时,计数器被 重置以停止计数操作,而当计数器控制讯号在第二 逻辑准位时,计数器开始计算输入时脉。 22.如申请专利范围第19项之I/O滙流排驱动电路,其 中电源供应致能讯号产生器包含: 设定讯号产生器,用以响应读取指令或写入指令, 输出设定讯号,以设定电源供应致能讯号产生器; 及 重置讯号产生器,用以响应计数完成讯号,输出重 置讯号,以重置电源供应致能讯号产生器。 23.如申请专利范围第22项之I/O滙流排驱动电路,其 中重置讯号产生器输出与计数完成讯号的升缘同 步活化之重置讯号。 24.如申请专利范围第19项之I/O滙流排驱动电路,其 中计数器系能够调整输入时脉的计数数目之可变 计数器。 25.如申请专利范围第24项之I/O滙流排驱动电路,其 中计数器包含: 时脉除法器,用以将输入时脉的频率除以预定倍数 ;及 输出选择器,用以在时脉除法器的输出讯号当中选 择一个输出讯号。 26.一种I/O滙流排驱动电路,其包含: 总I/O滙流排,资料系经由其而在核心区和周边区之 间被输入/输出; 读取感测装置,用以感测并放大载在核心区的内部 I/O线上之资料; 读取闩装置,用以检知并闩住载在总I/O滙流排上之 资料,然后经由I/O接脚输出被闩住之资料; 写入闩装置,用以决定并闩住自I/O接脚输入之资料 ,且将被闩住之资料输出到总I/O滙流排; 写入驱动装置,用以将载在写入总I/O滙流排上之资 料传输到核心区之内部资料I/O线; 滙流排电压产生装置,其系响应读取致能讯号而致 能,用以在接收外部电压之后,供应驱动电压到读 取感测部分和读取闩部分,和响应写入致能讯号而 致能,用以供应驱动电压到写入闩部分和写入驱动 器部分;及用以控制电源供应电路之电源供应控制 器。 27.如申请专利范围第26项之I/O滙流排驱动电路,其 中滙流排电压产生装置包含: 读取I/O滙流排电压产生单元,用以供应驱动电压到 读取感测部分和读取闩部分;及 写入I/O滙流排电压产生单元,用以供应驱动电压到 写入闩部分和写入驱动器部分。 28.如申请专利范围第26项之I/O滙流排驱动电路,其 中滙流排电压产生装置包含: 核心滙流排电压产生单元,用以供应驱动电压到读 取闩部分和写入闩部分;及 周边滙流排电压产生单元,用以供应驱动电压到读 取感测部分和写入驱动部分。 29.如申请专利范围第26项之I/O滙流排驱动电路,其 中电源供应控制器包含: 计数器,其响应读取指令讯号或写入指令讯号而重 置,以计数输入时脉,然后输出计数完成讯号;及 电源供应致能讯号产生器,其响应读取指令讯号或 写入指令讯号而致能,和响应计数完成讯号而失能 ,用以产生电源供应致能讯号。 30.一种用以控制电源供应电路之方法,包含下列步 骤: a)接收读取指令或写入指令; b)在接收读取指令或写入指令之后,对输入时脉执 行计数操作; c)在接收读取指令或写入指令之后,活化电源供应 致能讯号;及 d)在完成计数操作之后,怠化电源供应致能讯号。 31.一种用以控制电源供应电路之方法,包含下列步 骤: a)接收读取指令; b)在接收读取指令之后,对输入时脉执行计数操作; c)在接收读取指令之后,活化电源供应致能讯号; d)接收写入指令; e)重置计数操作和再次执行计数操作;及 f)在完成计数操作之后,怠化电源供应致能讯号。 图式简单说明: 第1图为传统电源供应控制电路的时序图; 第2图为半导体记忆体元件之传统输入/输出(GIO)滙 流排驱动电路的电路布局图; 第3图为用以控制GIO滙流排驱动电路之操作的时序 图; 第4图为由传统电源供应控制电路所造成之问题的 时序图; 第5图为根据本发明之电源供应控制电路的电路图 ; 第6图为根据本发明之电源供应控制电路的时脉除 法器说明方块图; 第7图为根据本发明之时脉除法器中正反器的电路 图; 第8图为根据本发明之复数个分割时脉的操作顺序 时序图; 第9图为根据本发明,当输入读取指令时,电源供应 控制电路的操作时序图; 第10图为根据本发明,当在输入读取指令之后充分 后于输入写入指令时,电源供应控制电路的操作时 序图; 第11图为根据本发明,当在输入读取指令之后立刻 输入写入指令时,电源供应控制电路的操作时序图 ; 第12图为根据本发明,相互连接电源供应控制电路 和GIO电源供应电路的方块图; 第13图为根据本发明,读取滙流排驱动电路的方块 图;及 第14图为根据本发明,写入滙流排驱动电路的方块 图。 |
