发明名称 METHOD FOR INTEGRATED CIRCUIT PATTERNING
摘要 본원은 집적 회로용 패턴 형성 방법을 제공한다. 이 방법은, 기판 상에 제1 층을 형성하는 단계를 포함하는데, 제1 층의 에칭률은 방사선, 예컨대 극자외(EUV) 방사선 또는 전자 빔(e-빔) 등에 대해 민감하다. 이 방법은, 제1 층 상에 레지스트층을 형성하는 단계와, 패터닝용 방사선에 레지스트층을 노출시키는 단계를 더 포함한다. 노출 동안에, 제1 층의 여러 부분은, 받게 되는 방사선의 에너지량에 따라 그 에칭률이 변화한다. 이 방법은, 레지스트층을 현상하는 단계, 제1 층을 에칭하는 단계, 및 패턴을 형성하도록 기판을 에칭하는 단계를 더 포함한다. 제1 층의 방사선 민감도는 패턴의 임계 치수 편차를 줄이는 역할을 한다.
申请公布号 KR101671592(B1) 申请公布日期 2016.11.01
申请号 KR20140194281 申请日期 2014.12.30
申请人 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 发明人 루 옌-쳉;창 슈-하오;유 신-솅;우 주이-칭;첸 젱-호릉;옌 앤서니
分类号 H01L21/027;H01L21/033 主分类号 H01L21/027
代理机构 代理人
主权项
地址