| 发明名称 | 半导体器件及其制造方法 | ||
| 摘要 | 本发明提供一种半导体器件及其制造方法，目的在于实现半导体器件的高集成化。包括在第1导电型的半导体衬底上隔着第1栅极绝缘膜(4)而形成的浮栅(7)；在上述半导体衬底上隔着第2绝缘膜而形成的第2电荷保持区域；在第1方向延伸，在上述第1电荷保持区域之上隔着第2栅极绝缘膜(5)而形成的控制栅(8)；在上述第1方向延伸，在上述第2电荷保持区域之上隔着第2栅极绝缘膜而形成的第2栅电极；以及在第2方向延伸，与上述第1栅电极、上述第2栅电极交叉地形成在上述半导体衬底上的半导体层(10)，其中，上述半导体层形成第2导电型的n形导电区域(3)。 | ||
| 申请公布号 | CN101000924A | 申请公布日期 | 2007.07.18 |
| 申请号 | CN200610168788.2 | 申请日期 | 2006.12.20 |
| 申请人 | 株式会社瑞萨科技 | 发明人 | 石垣隆士;长部太郎;小林孝;今井丰;清水雅裕 |
| 分类号 | H01L29/78(2006.01);H01L29/788(2006.01);H01L29/792(2006.01);H01L29/423(2006.01);H01L27/115(2006.01);H01L21/336(2006.01);H01L21/28(2006.01);H01L21/8247(2006.01) | 主分类号 | H01L29/78(2006.01) |
| 代理机构 | 北京市金杜律师事务所 | 代理人 | 季向冈 |
| 主权项 | 1.一种半导体器件，其特征在于：包括第1电荷保持区域，在第1导电型的半导体衬底上隔着第1绝缘膜而形成；第2电荷保持区域，在上述半导体衬底上隔着第2绝缘膜而形成；第1栅电极，在第1方向延伸，在上述第1电荷保持区域之上隔着第1栅极绝缘膜而形成；第2栅电极，在上述第1方向延伸，在上述第2电荷保持区域之上隔着第2栅极绝缘膜而形成；以及半导体层，在第2方向延伸，与上述第1栅电极、上述第2栅电极交叉地形成在上述半导体衬底上，上述半导体层形成第2导电型的第1杂质区域。 | ||
| 地址 | 日本东京都 | ||