| 摘要 |
본 발명은 대기전력 소비를 최소화하기 위한 게이트 오프구간을 최대한 늘리고, 전자기기의 종류에 적합한 슬립모드 주파수를 용이하게 조절할 수 있도록 하는 대기전력 저감모드를 가지는 클록생성회로에 관한 것으로, 외부로부터 대기전력을 저감하기 위한 슬립모드 신호를 입력받으면 기설정된 듀티비에 따라 다발성 묶음 주파수를 생성하여 트랜지스터의 게이트를 대기전력 저감모드로 구동시키는 클록생성회로에 있어서, 기설정된 주기로 분주된 제1클록을 제공하는 메인클록부와; 상기 제1클록을 이용하여 상기 제1클록의 주파수보다 낮은 주파수를 생성 및 제공하는 보조클록부와; 상기 제1클록의 주파수에 따라 기설정된 제1비트부터 상기 제1비트보다 큰 제2비트까지 카운팅 연산하는 스텝카운터와; 셋(Set) 입력은 상기 제1멀티플렉서의 출력과 연결되고 리셋(Reset) 입력은 상기 스텝카운터의 출력과 연결되어, 상기 스텝카운터의 제2비트까지 카운팅되는 경우 리셋 동작하는 래치부; 및 상기 제1클록 및 상기 래치부의 출력에 따라 다발성 묶음 주파수를 출력하는 출력부;를 포함하는 것을 기술적 요지로 한다. |
