Asynchroner SAR-ADU mit binär skalierter Redundanz

摘要

Repräsentative Implementierungen von Vorrichtungen und Verfahren stellen die Analog-Digital-Umsetzung zeitdiskreter Analogeingaben bereit. Eine redundante binär skalierte Kapazitätsschaltungsanordnung unter Anwendung eines Verfahrens sukzessiver Approximation kann einen schnellen und leistungseffizienten ADU mit verbesserter Fehlerkorrektur bereitstellen. Beispielsweise kann eine Kondensatorschaltungsanordnung zur sukzessiven Approximation mehrere Kapazitätsschaltungsanordnungen von mit binären Bitgewichten umfassen. In einer Implementierung umfasst das Verfahren das Verarbeiten der Kapazitäten in aufeinanderfolgenden Zyklen, wobei jeder Zyklus einen binären Fehlerkorrekturcode erzeugt, der mehr als ein Bit der digitalen Ausgabe darstellt.