| 摘要 |
본 명세서에 개시된 내장 칩 패키지(ECP)(10)는, 라미네이션 스택을 형성하도록 수직 방향으로 함께 결합되는 복수의 재분배 층(14)으로서, 각각이 그 내부에 형성된 복수의 비아(28)를 포함하는 복수의 재분배 층(14)을 포함한다. 내장 칩 패키지(10)는 또한 라미네이션 스택에 내장된 제 1 칩(26)과, 라미네이션 스택에 부착되고 제 1 칩(26)에 대해 수직 방향으로 적층되는 제 2 칩(62)을 포함하며, 각각의 칩은 복수의 칩 패드(30)를 포함한다. 내장 칩 패키지(10)는 또한 라미네이션 스택의 최외곽 재분배 층(82) 상에 위치된 입출력(I/O) 시스템(86)과, I/O 시스템(86)에 전기적으로 연결되어 제 1 칩 및 제 2 칩을 I/O 시스템(86)에 전기적으로 접속시키는 복수의 금속 상호접속부(34)를 포함한다. 복수의 금속 상호접속부(34)의 각각은, 이웃하는 재분배 층(14) 상의 금속 상호접속부(34)와 제 1 칩(26) 또는 제 2 칩(62) 상의 칩 패드(30) 중 하나와의 직접 금속성 접속부를 형성하도록 각 비아(28)를 통해 연장한다. |
