运算标志寄存器的延迟重新分配

摘要

公开了能够对运算标志寄存器进行延迟重新分配的一个微处理器。一个系统处理具有一个运算标志寄存器的第一指令系统的指令。该系统还处理与第一指令系统不兼容的第二指令系统结构的指令。为了处理隐含地更新运算标志寄存器的第一指令系统结构的第一指令，该运算标志寄存器与含有第一指令结果的一个通用寄存器共享一个物理目的寄存器。不更新运算标志而是将重新分配含有该运算标志寄存器的一个指令触发本发明的延迟重新分配机构。

主权项

1.在多指令系统处理机中管理运算标志寄存器的一种方法，此方法包含：处理第一指令系统结构的指令，其中第一指令系统结构包括一个运算标志寄存器；处理第二指令系统结构的指令，其中第二指令系统结构与第一指令系统结构不兼容；存储由第一指令系统结构的一个指令更新的通用寄存器的值，其中此值存储在第二指令系统结构的一个物理目的寄存器中；和在相同的物理目的寄存器中存储由第一指令系统结构更新的用于运算标志寄存器的值作为通用寄存器的值。