发明名称 |
使用混合加法器用于地址生成的装置和方法 |
摘要 |
一种用于地址生成电路的方法和装置。在一个实施例中,该方法包括为从多个逻辑地址分量中形成的传播和生成信号的预定位数的至少一个组生成一进位输入。一旦计算了进位输入,生成用于逻辑0进位输入和逻辑1进位输入的多个条件和。随后,从多个条件和中选择一个和,以便在第一级中从逻辑地址分量中形成有效地址的第一部分并在第二级中形成有效地址的第二部分。在一个实施例中,使用生成四至一进位的完全动态高性能稀疏树加法器电路来形成根据一个实施例的地址生成电路。另外还描述并要求保护了其他实施例。 |
申请公布号 |
CN101027633A |
申请公布日期 |
2007.08.29 |
申请号 |
CN200580032351.X |
申请日期 |
2005.09.30 |
申请人 |
英特尔公司 |
发明人 |
S·马修;M·A·安德斯;S·库尔卡尼;R·克里希纳穆希 |
分类号 |
G06F7/50(2006.01) |
主分类号 |
G06F7/50(2006.01) |
代理机构 |
上海专利商标事务所有限公司 |
代理人 |
陈斌 |
主权项 |
1.一种方法,包括:为从多个逻辑地址分量中形成的至少一组传播和生成信号生成一进位输入;为所述至少一组传播和生成信号生成用于逻辑0进位输入的条件和以及相关联的用于逻辑1进位输入的条件和;以及根据所述生成的进位输入在所述用于逻辑0进位输入的条件和与所述相关联的用于逻辑1进位输入的条件和之间进行选择以便从所述逻辑地址分量中提供有效地址的一部分。 |
地址 |
美国加利福尼亚州 |