发明名称 一种微处理器调试方法及所用的微处理器调试模块
摘要 本发明公开了一种微处理器调试方法,包括:一个调试通信接口,作为调试主机与微处理器内核的通信通道;一种同步机制,保证不同时钟域的内核与调试主机分时访问地址寄存器、数据寄存器和控制寄存器;一种快速传送机制,实现大量数据在片外调试存储空间与微处理器内核之间快速上载和下载;七类产生于微处理器不同流水级的调试异常;一种调试异常精确处理机制。本发明还同时提供了用于嵌入到被调试的微处理器上的专用的微处理器调试模块。采用本发明的方法能解决JTAG调试传输速率问题以及精确调试异常的触发和处理问题。
申请公布号 CN100592266C 申请公布日期 2010.02.24
申请号 CN200810060713.1 申请日期 2008.04.25
申请人 浙江大学 发明人 刘鹏;钟耿;徐国柱;王玥;秦岭;宋卫权;姚庆栋
分类号 G06F11/36(2006.01)I 主分类号 G06F11/36(2006.01)I
代理机构 杭州中成专利事务所有限公司 代理人 金 祺
主权项 1、一种微处理器调试方法,其特征在于包括:一个调试通信接口,作为调试主机与微处理器内核的通信通道;一种同步机制,保证不同时钟域的内核与调试主机分时访问地址寄存器、数据寄存器和控制寄存器;一种快速传送机制,实现大量数据在片外调试存储空间与微处理器内核之间快速上载和下载;所述快速传送机制将大量地址连续的数据从调试主机下载到内核存储器或从内核存储器上载到调试主机时,只需在上载或下载之初访问一次地址寄存器和一次控制寄存器即可;七类产生于微处理器不同流水线的调试异常,所述流水线相关的精确调试异常触发单元包括分别与调试异常插入单元相连的软件断点、指令断点、写数据断点、读数据断点、单布异常、调试中断和调试自动异常;一种调试异常精确处理机制,所述调试异常精确处理机制是将调试异常集中在微处理器流水线的TC级处理;如果有多个异常同时发生,遵循从高到低的优先级处理;调试态下发生的普通异常时,采用重进入调试态策略。
地址 310027浙江省杭州市西湖区浙大路38号