过电压保护二极体元件封装;PACKAGE OF OVERVOLTAGE PROTECTION DIODE DEVICE

摘要

一种过电压保护二极体元件封装包含一二极体、一电容、一第一外电极及一第二外电极。该第一外电极、该二极体、该电容及该第二外电极依序串联连接。该第一外电极之极性为正及负中一者，又该第二外电极之极性为正及负中另一者。

主权项

1.一种过电压保护二极体元件封装，包含：一二极体；一电容；一第一外电极；以及一第二外电极；其中该第一外电极、该二极体、该电容及该第二外电极系依序串联连接。 ;2.根据请求项1之过电压保护二极体元件封装，其中该第一外电极之极性为正及负中一者，又该第二外电极之极性为正及负中另一者。 ;3.根据请求项1之过电压保护二极体元件封装，其另包含一包覆该二极体及该电容之封装胶体。 ;4.根据请求项1之过电压保护二极体元件封装，其中该电容系固定于该二极体之一电极上。 ;5.根据请求项4之过电压保护二极体元件封装，其另包含一连接该电容与该第二外电极之金属导线。 ;6.根据请求项1之过电压保护二极体元件封装，其中该电容系固定于该第二外电极上。 ;7.根据请求项6之过电压保护二极体元件封装，其另包含一连接该电容与该二极体之金属导线。 ;8.根据请求项1之过电压保护二极体元件封装，其另包含一设于该第一外电极及该第二外电极中间之绝缘层。 ;9.根据请求项8之过电压保护二极体元件封装，其另包含一设于该绝缘层表面之连接线路，其中该连接线路该第二外电极相连接，又该电容系固定于该连接线路上。 ;10.根据请求项1之过电压保护二极体元件封装，其中该二极体系瞬态电压抑制二极体、齐纳(zener)二极体或雪崩(avalanche)二极体。 ;11.根据请求项1之过电压保护二极体元件封装，其中该二极体系固定于该第一外电极上。 ;12.一种过电压保护二极体元件封装，包含：一二极体；一电容；一第一端部电极；以及一第二端部电极；其中该第一端部电极、该电容、该二极体及该第二端部电极系依序串联连接。 ;13.根据请求项12之过电压保护二极体元件封装，其中该第一外电极之极性为正及负中一者，又该第二外电极之极性为正及负中另一者。 ;14.根据请求项12之过电压保护二极体元件封装，其另包含一包覆该二极体之封装胶体。 ;15.根据请求项12之过电压保护二极体元件封装，其中该电容系固定于该二极体之一电极及该第一端部电极之间。 ;16.根据请求项15之过电压保护二极体元件封装，其中该二极体之另一电极与该第二端部电极相连接。 ;17.根据请求项16之过电压保护二极体元件封装，其该二极体之两电极系位于相对之两侧面。 ;18.根据请求项12之过电压保护二极体元件封装，其中该第一端部电极及该第二端部电极各具有五个表面。 ;19.根据请求项12之过电压保护二极体元件封装，其中该电容系埋设于该第一端部电极内。 ;20.根据请求项12之过电压保护二极体元件封装，其中该二极体系瞬态电压抑制二极体、齐纳二极体或雪崩二极体。;图1系本创作一实施例之过电压保护二极体元件之等效电路示意图；;图2系本创作一实施例之过电压保护二极体元件封装之剖面示意图；;图3系本创作另一实施例之过电压保护二极体元件封装之剖面示意图；;图4系本创作另一实施例之过电压保护二极体元件封装之剖面示意图；;图5系本创作另一实施例之过电压保护二极体元件封装之剖面示意图；;图6系本创作另一实施例之过电压保护二极体元件封装之剖面示意图；以及;图7系本创作另一实施例之过电压保护二极体元件封装之剖面示意图。