| 主权项 |
一种非整数除频器，包括：一除频电路，接收一时脉信号，用以将该时脉信号除以一整数预设值，得到一除频脉冲；一延迟电路，接收该除频脉冲以及该时脉信号，用以将该除频脉冲延迟该时脉信号的周期之一第一预设倍数，进而产生一第一延迟脉冲，并将该除频脉冲延迟该时脉信号的周期之一第二预设倍数，进而产生一第二延迟脉冲；以及一选择电路，接收该第一延迟脉冲以及该第二延迟脉冲，并根据一除频倍数而将该第一延迟脉冲以及该第二延迟脉冲择一输出以作为该非整数除频器的一输出脉冲，其中，该除频倍数介于该第一预设倍数与该第二预设倍数之间，并每当该输出脉冲致能时，启动该除频电路以输出该除频脉冲。如申请专利范围第1项所述之非整数除频器，该延迟电路更用以将该除频脉冲延迟该时脉信号的周期之一第三预设倍数以产生一第三延迟脉冲，且该选择电路根据该除频倍数，而将该第一延迟脉冲、该第二延迟脉冲以及该第三延迟脉冲择一输出以作为该非整数除频器的该输出脉冲。如申请专利范围第1项所述之非整数除频器，其中该选择电路包括：一多工器，接收该第一延迟脉冲及该第二延迟脉冲；以及一差异积分调变电路，用以控制该多工器去选择该第一延迟脉冲与该第二延迟脉冲其中之一，以作为该非整数除频器的该输出脉冲。如申请专利范围第3项所述之非整数除频器，其中该差异积分调变电路包括：一加法器，具有一第一接收部分、一第二接收部分、一输出部分，以及一溢位输出部分，其中该第一接收部分接收一浮点数位值，该浮点数位值代表该除频倍数的浮点数；以及一延迟暂存器，具有一输入端、一输出端及一时脉输入端，其中该输入端耦接该加法器的该输出部分，该时脉输入端接收该输出脉冲，而该输出端耦接该加法器的该第二接收部分，该延迟暂存器依据该输出脉冲而将该输入端所接收的数位值延迟该输出脉冲的周期后，以输出到该加法器的该第二接收部分，其中，该加法器的该溢位输出部分耦接到该多工器，用以控制该多工器以选择该第一延迟脉冲与该第二延迟脉冲其中之一，进而作为该非整数除频器的该输出脉冲。如申请专利范围第3项所述之非整数除频器，其中该延迟电路用以根据2N个预设倍数对该除频脉冲作延迟以产生2N个延迟脉冲，且该差异积分调变电路包括：N个差异积分调变器，每一个前述差异积分调变器包括：一第一加法器，具有一第一接收部分、一第二接收部分、一输出部分，以及一溢位输出部分；以及一第一延迟暂存器，具有一输入端、一输出端及一时脉输入端，其中该输入端耦接该第一加法器的该输出部分，该时脉输入端接收该输出脉冲，该输出端耦接该第一加法器的该第二接收部分，该第一延迟暂存器依据该输出脉冲将该输入端所输入的数位值延迟该输出脉冲的周期，进而输出到该第一加法器的该第二接收部分，其中，该第i个差异积分调变器的第一加法器之输出部分耦接该第i＋1个差异积分调变器中的第一加法器之第一接收部分，该第1个差异积分调变器中的第一加法器之该第一接收部分接收一浮点数位值，其中该浮点数位值代表该除频倍数的浮点数；N＋1个第二加法器，每一个前述第二加法器具有一第一接收部分、一第二接收部分，以及一输出部分，该第i个第二加法器的第一接收部分耦接该第i个差异积分调变器中的第一加法器之溢位输出部分，该第i个第二加法器的第二接收部分耦接该第i＋1个第二加法器中的输出部分，该第i个第二加法器的输出部分耦接该第i－1个第二加法器的第二接收部分，该第N＋1个第二加法器的第二接收部分耦接该第N个差异积分调变器中的第一加法器之溢位输出部分，其中该第i个第二加法器用以将第一接收部分与第二接收部分所接收的数位值相加以输出到输出部分，以及该第i－1个第二加法器与该第i＋1个第二加法器分别用以将其第一接收部分与其第二接收部分所接收的该数位值相减以输出到其输出部分；N－1个第二延迟暂存器，每一个前述第二延迟暂存器具有一输入端、一输出端及一时脉输入端，其中该第i个第二延迟暂存器的输入端耦接该第i个第二加法器的输出部分，该第i个延迟暂存器的输出端耦接该第i－1个第二加法器的第一接收部分，每一个前述第二延迟暂存器的该时脉输入端接收该输出脉冲，该第N－1个第二延迟暂存器的输入端耦接该第N个差异积分调变器中的第一加法器之溢位输出部分，该N－1个第二延迟暂存器依据该输出脉冲而分别将其输入端所接收的该数位值延迟该输出脉冲的周期后输出至其输出端；以及一第三加法器，具有一第一接收部分、一第二接收部分、一第三接收部分，以及一输出部分，其中该第一接收部分耦接该第1个第一加法器的溢位输出部分，该第二接收部分耦接该第1个第二加法器的输出部分，该第三接收部分接收一整数数位值，该输出部分耦接该多工器，该第三加法器用以将该第一接收部分、该第二接收部分及该第三接收部分所接收的数位值相加后以输出至该输出部分，且该多工器根据该输出部分的数位值，选择前述2N个延迟脉冲其中之一作为该非整数除频器的该输出脉冲，其中，该整数数位值代表该除频倍数的整数部分，且上述N与i为正整数。一种锁相回路，其藉由利用一非整数除频器来产生非整数时脉信号，该锁相回路包括：一相位频率侦测器，接收一输出脉冲以及一参考信号，并经由比较该输出脉冲以及该参考信号后输出一上拉信号以及一下拉信号；一电荷帮浦，接收该上拉信号与该下拉信号，以输出一控制电压；一压控震荡器，接收该控制电压，用以根据该控制电压决定其所输出的一时脉信号之频率；一除频电路，接收该时脉信号，并用以将该时脉信号除以一整数预设值，得到一除频脉冲；一延迟电路，接收该除频脉冲以及该时脉信号，用以将该除频脉冲延迟该时脉信号的周期之一第一预设倍数以产生一第一延迟脉冲，并将该除频脉冲延迟该时脉信号的周期之一第二预设倍数以产生一第二延迟脉冲；以及一选择电路，接收该第一延迟脉冲以及该第二延迟脉冲，并根据一除频倍数，而将该第一延迟脉冲以及该第二延迟脉冲择一输出以作为该输出脉冲，其中，该除频倍数介于该第一预设倍数与该第二预设倍数之间，并当该输出脉冲致能时，启动该除频电路以输出该除频脉冲，且该除频电路、该延迟电路以及该选择电路构成该非整数除频器。如申请专利范围第6项所述之锁相回路，该延迟电路更用以将该除频脉冲延迟该时脉信号的周期之一第三预设倍数以产生一第三延迟脉冲，该选择电路根据该除频倍数，进而将该第一延迟脉冲、该第二延迟脉冲以及该第三延迟脉冲择一输出，用以作为该输出脉冲。如申请专利范围第6项所述之锁相回路，其中该选择电路包括：一多工器，接收该第一延迟脉冲及该第二延迟脉冲；以及一差异积分调变电路，控制该多工器以选择该第一延迟脉冲与第二延迟脉冲其中之一，用以作为该输出脉冲。如申请专利范围第8项所述之锁相回路，其中该差异积分调变电路包括：一加法器，具有一第一接收部分、一第二接收部分、一输出部分，以及一溢位输出部分，其中该第一接收部分接收一浮点数位值，该浮点数位值代表该除频倍数的浮点数；以及一延迟暂存器，具有一输入端、一输出端及一时脉输入端，其中该输入端耦接该加法器的输出部分，该时脉输入端接收该输出脉冲，而该输出端耦接该加法器的第二接收部分，该延迟暂存器依据该输出脉冲而将该输入端所接收的数位值延迟该输出脉冲的周期，用以输出到该加法器的第二接收部分，其中，该加法器的该溢位输出部分耦接到该多工器，用以控制该多工器以选择该第一延迟脉冲与第二延迟脉冲其中之一作为该输出脉冲。如申请专利范围第8项所述之锁相回路，其中该延迟电路用以根据2N个预设倍数对该除频脉冲作延迟以产生2N个延迟脉冲，且该差异积分调变电路包括：N个差异积分调变器，每一个前述差异积分调变器包括：一第一加法器，具有一第一接收部分、一第二接收部分、一输出部分，以及一溢位输出部分；以及一第一延迟暂存器，具有一输入端、一输出端及一时脉输入端，其中该输入端耦接该第一加法器的该输出部分，该时脉输入端接收该输出脉冲，而该输出端耦接该第一加法器的该第二接收部分，该第一延迟暂存器依据该输出脉冲而将该输入端所输入的数位值延迟该输出脉冲的周期，用以输出到该第一加法器的该第二接收部分，其中，该第i个差异积分调变器中的第一加法器之输出部分耦接该第i＋1个差异积分调变器中的第一加法器之第一接收部分，该第1个差异积分调变器中的第一加法器之第一接收部分接收一浮点数位值，其中该浮点数位值代表该除频倍数的浮点数；N＋1个第二加法器，每一个前述第二加法器具有一第一接收部分、一第二接收部分，以及一输出部分，该第i个第二加法器的第一接收部分耦接该第i个差异积分调变器中的第一加法器之溢位输出部分，该第i个第二加法器的第二接收部分耦接该第i＋1个第二加法器的输出部分，该第i个第二加法器的输出部分耦接该第i－1个第二加法器的第二接收部分，该第N＋1个第二加法器的第二接收部分耦接该第N个差异积分调变器中的第一加法器之溢位输出部分，其中该第i个第二加法器用以将其第一接收部分与其第二接收部分所接收的数位值相加以输出到其输出部分，而该第i－1个第二加法器与该第i＋1个第二加法器分别用以将其第一接收部分与其第二接收部分所接收的该数位值相减以输出到其输出部分；N－1个第二延迟暂存器，每一个前述第二延迟暂存器具有一输入端、一输出端及一时脉输入端，其中该第i个第二延迟暂存器的输入端耦接该第i个第二加法器的输出部分，该第i个延迟暂存器的输出端耦接该第i－1个第二加法器的第一接收部分，每一个前述第二延迟暂存器的时脉输入端接收该输出脉冲，该第N－1个第二延迟暂存器的输入端耦接该第N个差异积分调变器中的第一加法器之溢位输出部分，该N－1个第二延迟暂存器依据该输出脉冲而分别将其输入端所接收的数位值延迟该输出脉冲的周期后输出至其输出端；以及一第三加法器，具有一第一接收部分、一第二接收部分、一第三接收部分，以及一输出部分，其中该第一接收部分耦接第1个第一加法器的该溢位输出部分，该第二接收部分耦接该第1个第二加法器的输出部分，该第三接收部分接收一整数数位值，该输出部分耦接该多工器，该第三加法器用以将该第一接收部分、该第二接收部分及该第三接收部分所接收的数位值相加后以输出至该输出部分，且该多工器根据该输出部分的数位值，选择前述2N个延迟脉冲其中之一，用以作为该输出脉冲，其中，该整数数位值代表该除频倍数的整数部分，且上述N与i为正整数。 |
