发明名称 半导体集成电路隧道氧化窗口区域设计的结构及方法
摘要 一种半导体集成电路隧道氧化窗口区域设计的结构及方法,该结构包括一个包括有表面区域的衬底,该表面区域位于一个第一个单元区域内;一个具有第一厚度的栅极介电层,覆盖在该衬底表面;一个选择栅极,覆盖在该栅极介电层的第一区域上;一个悬浮栅极,覆盖在该栅极介电层的第二区域上,并与该选择栅极相耦合;一个绝缘层,覆盖在悬浮栅极上;一个控制栅极,覆盖在位于该悬浮栅极之上的绝缘层上,并与该悬浮栅极耦合;一个通道窗口,位于该栅极介电层的区域内的带状结构中,该栅极介电层的该区域具有小于所述第一厚度的第二厚度。本发明简化了传统技术、提高了器件的产率和器件的密度;并与传统制程技术兼容。
申请公布号 CN1635639A 申请公布日期 2005.07.06
申请号 CN200310122971.5 申请日期 2003.12.30
申请人 中芯国际集成电路制造(上海)有限公司 发明人 吴佳特;蔡建祥
分类号 H01L27/115;H01L21/8247;G11C16/02 主分类号 H01L27/115
代理机构 北京东方亿思知识产权代理有限责任公司 代理人 陈红
主权项 1、一种EEPROM集成电路结构,包括:一个包括有表面区域的衬底,该表面区域位于一个第一个单元区域内;一个具有第一厚度的栅极介电层,覆盖在该衬底表面;一个选择栅极,覆盖在该栅极介电层的第一区域上;一个悬浮栅极,覆盖在该栅极介电层的第二区域上,并与该选择栅极相耦合;一个绝缘层,覆盖在悬浮栅极上;一个控制栅极,覆盖在位于该悬浮栅极之上的绝缘层上,并与该悬浮栅极耦合;一个通道窗口,位于该栅极介电层的区域内的带状结构中,该栅极介电层的该区域具有小于所述第一厚度的第二厚度。
地址 201203上海市浦东新区张江路18号