| 摘要 |
핀 기반 NMOS 트랜지스터(예를 들어, 더블 게이트, 트라이-게이트 등과 같은 FinFET)들에 고 이동도 변형된 채널들을 통합하기 위한 기술이 개시되며, 응력 재료(stress material)는 핀의 채널 영역 상에 클래딩된다. 하나의 예시적 실시예에서, 게르마늄 또는 실리콘 게르마늄 필름은 다른 핀 및 클래딩 재료가 이용될 수 있을지라도, 핀의 코어에 원하는 인장 변형을 제공하기 위해 실리콘 핀들 상에 클래딩된다. 이 기술들은 전형적인 프로세스 플로우와 호환가능하고, 클래딩 피착은 전형적인 프로세스 플로우 내의 복수의 위치에서 발생할 수 있고, 다양한 실시예에서, 핀들은 트랜지스터 성능을 개선하기 위해 최소 폭으로 형성될 수 있다(또는, 그 뒤에 씨닝된다). 일부 실시예들에서, 씨닝된 핀은 또한, 클래딩된 핀의 코어에 걸친 인장 변형을 증가시킨다. 일부 경우에, 코어 내의 변형은 내장된 실리콘 에피택셜 소스 및 드레인을 추가함으로써 더 개선될 수 있다. |
