| 主权项 |
一种半导体装置，系具备有：IC晶片本体，包含有：连接有较容易释放出杂讯之讯号线的电路部，以及连接有较容易受到杂讯影响之讯号线的电路部，且具有在其中一面的外缘部排列成矩形状的IC侧焊垫群；以及封装基板，包含有：绝缘基材；在该绝缘基材的一面侧，分别相对向于前述IC侧焊垫并电性连接的基板侧焊垫群；在前述绝缘基材之另一面侧，配置成格子状且包围前述基板侧焊垫群，并突出于前述另一面侧的外部电极群；以及透过从前述绝缘基材的一面侧分别贯穿另一面侧的多数个贯通孔，以将前述基板侧焊垫群与前述外部电极群分别连接的多数条配线，其中，前述较易释放出杂讯的讯号线，系分别连接于前述IC侧焊垫群中的第1组群之IC侧焊垫，而前述较易受杂讯影响的讯号线，系分别连接于前述IC侧焊垫群中的第2组群之IC焊垫，而前述第1组群之IC侧焊垫，系分别连接于前述外部电极群中的第1组群之外部电极，而前述第2组群的IC侧焊垫，系分别连接于前述外部电极群中的第2组群之外部电极，前述第1组群之IC侧焊垫系与前述第2组群之IC侧焊垫分开，而前述第1组群之外部电极系与前述第2组群之外部电极分开。如申请专利范围第1项之半导体装置，其中，在前述第1组群之IC焊垫与前述第2组群之IC焊垫之间，具有阻抗较低的1个以上之其他IC焊垫，而在前述第1组群之外部电极与前述第2组群之外部电极之间，具有阻抗较低的1个以上之其他外部电极。如申请专利范围第1项之半导体装置，其中，前述第1组群之IC侧焊垫、与前述第2组群之IC侧焊垫，系位于前述IC侧焊垫群之不同边或角落。如申请专利范围第3项之半导体装置，其中，前述第1组群之外部电极、与前述第2组群之外部电极，系位于该外部电极群之不同边，且最外围或靠近最外围的部位。如申请专利范围第4项之半导体装置，其中，前述第1组群之外部电极与前述第2组群之外部电极的位置，越是属于较易释放出杂讯的讯号线、或越是属于容易受杂讯影响的讯号线，便越使其优先位于前述外部电极群的最外围侧。如申请专利范围第5项之半导体装置，其中，前述连接有较易释放出杂讯之讯号线的电路部，系为时脉电路或大电流输出入电路。如申请专利范围第5项之半导体装置，其中，前述连接有较易受杂讯影响之讯号线的电路部，系为高输入阻抗的放大电路、或要求类比特性的输出入电路。如申请专利范围第5项之半导体装置，其中，系混载有类比电路与数位电路。如申请专利范围第1项之半导体装置，其中，前述封装基板系为再配线层。如申请专利范围第9项之半导体装置，其中，前述第1组群之IC侧焊垫、与前述第2组群之IC侧焊垫，系位于前述IC侧焊垫群之不同边或角落。如申请专利范围第10项之半导体装置，其中，前述第1组群之外部电极、与前述第2组群之外部电极，系位于前述外部电极群之不同边，且最外围或靠近最外围的部位。如申请专利范围第11项之半导体装置，其中，前述第1组群之外部电极与前述第2组群之外部电极的位置，越是属于较易释放出杂讯的讯号线、或越是属于容易受杂讯影响的讯号线，便越使其优先位于前述外部电极群的最外围侧。如申请专利范围第12项之半导体装置，其中，前述外部电极系为球状电极。如申请专利范围第1项之半导体装置，其中，前述连接有较易释放出杂讯之讯号线的电路部，系为时脉电路或大电流输出入电路。如申请专利范围第1项之半导体装置，其中，前述连接有较易受杂讯影响之讯号线的电路部，系为高输入阻抗的放大电路、或要求类比特性的输出入电路。如申请专利范围第1项之半导体装置，其中，系混载有类比电路与数位电路。如申请专利范围第1项之半导体装置，其中，前述外部电极系为球状电极。一种电子机器，系安装有申请专利范围第1项至第17项中任一项之半导体装置。 |
