具有共存逻辑器件的背栅极控制静态随机存取存储器

摘要

提供一种半导体结构，其包括至少一逻辑器件区和至少一静态随机存取存储器(SRAM)器件区，其中每个器件区包括双栅极场效应晶体管(FET)，其中每个FET器件的背栅极被掺杂到特定水平以改善不同器件区内的FET器件的性能。具体而言，SRAM器件区内的背栅极比逻辑器件区内的背栅极掺杂更重。为了控制短沟道效应，逻辑器件区内的FET器件包括掺杂沟道，而SRAM器件区内的FET器件则没有。在源极/漏极区之下的具有低净掺杂的非均质横向掺杂分布以及沟道下面的高净掺杂可以提供对逻辑器件的附加的SCE控制。

主权项

1、一种半导体结构，包括：包括至少一逻辑器件区和至少一SRAM器件区的衬底，所述器件区由隔离区分开；所述至少一逻辑器件区内的至少一双栅极逻辑器件，其中所述至少一双栅极逻辑器件从底至顶包括背栅极、背栅极电介质、体区域、前栅极电介质和前栅极，所述逻辑器件的所述体区域包括掺杂沟道；以及所述至少一SRAM器件区内的至少一双栅极SRAM器件，其中所述至少一双栅极SRAM器件从底至顶包括背栅极、背栅极电介质、体区域、前栅极电介质和前栅极，所述SRAM器件的所述体区域包括未掺杂沟道而所述SRAM器件的所述背栅极具有比所述逻辑器件的所述背栅极更高的掺杂水平。