半导体器件的制造方法

摘要

本发明提供减小对准误差的影响的半导体器件的制造方法。半导体器件10具有由分别含有多个相同图形的多个层构成的相同构造的多个元件。对于要在含有当在元件间归因于与别的布线之间的位置关系而产生的寄生电容的值方面存在着差别时就会给半导体器件10的动作造成实质性影响那样的布线的层12以前进行图形形成的层11、12，用一并曝光工艺进行图形形成。对在此以后进行图形形成的其它的所有的层13、14、15都用分割曝光进行图形形成。

主权项

1.一种半导体器件的制造方法，包括将至少一层的半导体器件自身的图形分割成多个子图形并将分割成的子图形连接起来以进行图形形成的步骤，所述方法包括以下步骤：在半导体衬底上形成MOS晶体管的源区和漏区；形成MOS晶体管的栅极绝缘膜和栅极电极；形成含有与该栅极电极进行连接的栅极布线的布线层；用一并曝光工艺对布线层进行图形形成，以形成栅极布线；在形成栅极布线之后形成层间绝缘膜；以及通过将至少一层的半导体器件自身的图形分割成多个子图形并将分割成的子图形连接起来以进行图形形成的步骤在所述层间绝缘膜中形成接触孔。