半导体结构及其制造方法

主权项

一种半导体结构，包括：一基板；一闸极堆叠于该基板上；一源极/汲极区域邻近该闸极堆叠；一源极/汲极矽化物区域于该源极/汲极区域上；一保护层于该源极/汲极矽化物区域上，其中位于该闸极堆叠上的一区域实质上无该保护层；一接触蚀刻停止层(CESL)于该保护层上；以及一接触栓，从该接触蚀刻停止层(CESL)的上方延伸进入该接触蚀刻停止层(CESL)，其中该接触栓系直接接触该接触蚀刻停止层(CESL)且无直接接触该保护层。如申请专利范围第1项所述之半导体结构，其中该保护层的厚度约小于400埃()。如申请专利范围第1项所述之半导体结构，其中该保护层包括一源极部分及一汲极部分，且该源极部分及该汲极部分彼此间不连接。如申请专利范围第1项所述之半导体结构，其中该接触蚀刻停止层(CESL)包括一源极部分及一汲极部分，且该源极部分及该汲极部分彼此间不连接。如申请专利范围第1项所述之半导体结构，其中该闸极堆叠包括一闸极矽化物区域。如申请专利范围第5项所述之半导体结构，其中该源极/汲极矽化物区域的厚度实质上与该闸极矽化物区域的厚度不同。如申请专利范围第5项所述之半导体结构，其中该源极/汲极矽化物区域的组成实质上与该闸极矽化物区域的组成不同。如申请专利范围第1项所述之半导体结构，其中该闸极堆叠包括一完全矽化物闸极。如申请专利范围第1项所述之半导体结构，其中该闸极堆叠包括金属。一种半导体结构，包括：一基板；一闸极堆叠于该基板上；一闸极矽化物区域于该闸极堆叠的一顶部中；一源极区域邻近该闸极堆叠；一源极矽化物区域于该源极区域上；一汲极区域邻近该闸极堆叠且位于该闸极堆叠与该源极区域的一邻近侧的对侧；一汲极矽化物区域于该汲极区域上，其中该源极及该汲极矽化物区域与该闸极矽化物区域具实质上不同的厚度或具实质上不同的组成；一保护层于该源极矽化物区域和汲极矽化物区域上，其中该保护层包括一源极部分于该源极区域的正上方及一汲极部分于该汲极区域的正上方；一接触蚀刻停止层(CESL)于该保护层上，且延伸于该闸极矽化物区域上；以及一接触栓，从该接触蚀刻停止层(CESL)的上方延伸进入该接触蚀刻停止层(CESL)，其中该接触栓系直接接触该接触蚀刻停止层(CESL)，但该接触栓无直接接触该保护层。如申请专利范围第10项所述之半导体结构，其中该接触蚀刻停止层(CESL)包括一源极部分及一汲极部分，且其中该接触蚀刻停止层(CESL)的该源极部分及该汲极部分透过于该闸极矽化物区域上的该接触蚀刻停止层(CESL)的部分彼此连接。如申请专利范围第10项所述之半导体结构，其中该闸极堆叠包括一闸极介电层，且其中该闸极矽化物区域延伸至该闸极介电层。如申请专利范围第10项所述之半导体结构，其中该保护层包括一部分延伸于一闸极间隙壁的一侧壁上，且其中该闸极间隙壁位于该闸极堆叠的一侧壁上。如申请专利范围第13项所述之半导体结构，其中该闸极间隙壁具有一顶表面，且其中该闸极间隙壁的该顶表面的一部分上无保护层。如申请专利范围第10项所述之半导体结构，其中该保护层系择自下列一组材料包含：一氧化物、一氮化物、一氮氧化物及上述材料之组合选用。一种半导体结构，包括：一基板；一PMOS元件，包括：一第一闸极堆叠于该基板上；一第一闸极矽化物区域于该第一闸极堆叠的一顶部中；一第一源极/汲极区域邻近该第一闸极堆叠；一第一源极/汲极矽化物区域于该第一源极/汲极区域上；一第一闸极闸极间隙壁于该第一闸极堆叠的一侧壁上；以及一保护层于该第一源极/汲极矽化物区域上，其中位于该第一闸极堆叠上的一区域实质上无该保护层；一NMOS元件，包括：一第二闸极堆叠于该基板上；一第二闸极闸极间隙壁于该第二闸极堆叠的一侧壁上，其中该保护层的一顶表面实质上与该第一闸极闸极间隙壁的一顶表面和该第二闸极闸极间隙壁的一顶表面对齐；一第二闸极矽化物区域于该第二闸极堆叠的一顶部中，其中该第一与该第二闸极矽化物区域具实质上不同的组成；一第二源极/汲极区域邻近该第二闸极堆叠；以及一第二源极/汲极矽化物区域于该第二源极/汲极区域上，其中该保护层于该第二源极/汲极矽化物区域上，且其中位于该第二闸极堆叠上的一区域实质上无该保护层；以及一接触蚀刻停止层(CESL)于该保护层及该第一与该第二闸极矽化物区域上。如申请专利范围第16项所述之半导体结构，其中该第一闸极矽化物区域的厚度实质上与该第二闸极矽化物区域的厚度不同。如申请专利范围第16项所述之半导体结构，其中该第一源极/汲极矽化物区域的至少一个与该第二源极/汲极矽化物区域的至少一个的组成实质上与相对应的该第一闸极矽化物区域与该第二闸极矽化物区域的组成不同。如申请专利范围第16项所述之半导体结构，其中该第一源极/汲极矽化物区域的至少一个与该第二源极/汲极矽化物区域的至少一个的厚度实质上与相对应的该第一闸极矽化物区域与该第二闸极矽化物区域的厚度不同。一种半导体结构的制造方法，包括：提供一基板；形成一闸极堆叠于该基板上；形成一源极/汲极区域邻近该闸极堆叠；形成一源极/汲极矽化物区域于该源极/汲极区域上；形成一保护层于该源极/汲极矽化物区域上，且实质上移除位于该闸极堆叠上的该保护层；形成一接触蚀刻停止层(CESL)于该保护层上；以及形成一接触栓，从该接触蚀刻停止层(CESL)的上方延伸进入该接触蚀刻停止层(CESL)，其中该接触栓系直接接触该接触蚀刻停止层(CESL)，但该接触栓无直接接触该保护层。如申请专利范围第20项所述之半导体结构的制造方法，其中形成该保护层步骤包括该保护层一部分直接形成于该闸极堆叠上。如申请专利范围第20项所述之半导体结构的制造方法，其中该保护层的厚度约小于400埃()。如申请专利范围第20项所述之半导体结构的制造方法，其中该保护层包括一源极部分及一汲极部分，且该源极部分及该汲极部分彼此间不连接。如申请专利范围第20项所述之半导体结构的制造方法，其中该接触蚀刻停止层(CESL)包括一源极部分及一汲极部分，且该源极部分及该汲极部分彼此间不连接。如申请专利范围第20项所述之半导体结构的制造方法，其中形成该闸极堆叠步骤包括形成一闸极矽化物区域。如申请专利范围第25项所述之半导体结构的制造方法，其中该源极/汲极矽化物区域的厚度实质上与该闸极矽化物区域的厚度不同。如申请专利范围第25项所述之半导体结构的制造方法，其中该源极/汲极矽化物区域的组成实质上与该闸极矽化物区域的组成不同。如申请专利范围第20项所述之半导体结构的制造方法，其中该闸极堆叠包括一完全矽化物闸极。如申请专利范围第20项所述之半导体结构的制造方法，其中其中该闸极堆叠包括金属。一种半导体结构的制造方法，包括：提供一基板；形成一闸极堆叠于该基板上；形成一源极区域邻近该闸极堆叠；形成一源极矽化物区域于该源极区域上；形成一汲极区域邻近该闸极堆叠且位于该闸极堆叠与该源极区域的一邻近侧的对侧；形成一汲极矽化物区域于该汲极区域上，其中该源极及该汲极矽化物区域与该闸极矽化物区域具实质上不同的厚度或具实质上不同的组成；形成一保护层于该源极/汲极矽化物区域上，形成一可移除层于该保护层与该闸极堆叠上；将该可移除层薄化以露出该闸极堆叠上的该保护层；移除该闸极堆叠上的该保护层，将该闸极堆叠上的一闸极电极与一金属反应以成为一矽化物闸极；移除该可移除层；以及形成一接触蚀刻停止层(CESL)于该保护层上，且延伸于该矽化物闸极上。