| 主权项 |
一种半导体记忆装置，包含：第一至第N个记忆元件程式化电路，分别包含第一至第N个非挥发性记忆元件，其中N代表不小于2之正整数，该第一至第N个记忆元件程式化电路包含分别用以将第一至第N个程式化电压供给至该第一至第N个非挥发性记忆元件的第一至第N个程式化电压供给部，其中该第一至第N个记忆元件程式化电路分别具有彼此不同的第一至第N个记忆元件程式化阈电源电压，其中该第一至第N个非挥发性记忆元件的每一者皆包含一反熔丝元件。如申请专利范围第1项之半导体记忆装置，其中该第一至第N个程式化电压供给部分别包含具有彼此不同之第一至第N个升压系数的第一至第N个升压电路。如申请专利范围第1项之半导体记忆装置，其中，该正整数N等于2，该第一及第二非挥发性记忆元件中的每一者皆具有第一及第二电极(A,B)，该第一记忆元件程式化电路具有该第一记忆元件程式化阈电源电压，该第二记忆元件程式化电路具有低于该第一记忆元件程式化阈电源电压的该第二记忆元件程式化阈电源电压。如申请专利范围第3项之半导体记忆装置，其中该第一程式化电压供给部(102)包含：第一电源升压电路(02)，用以将电源电压(VDD)升压至第一升压电压(VA)，该第一电源升压电路具有第一升压系数(AA)，该第一电源升压电路将该第一升压电压供给至该第一非挥发性记忆元件(01)的该第一电极；及第一供给线路(07)，用以将预定电压(VB)供给至该第一非挥发性记忆元件(01)的该第二电极，其中该第二程式化电压供给部(112)包含：第二电源升压电路(12)，用以将该电源电压(VDD)升压至第二升压电压(VC)，该第二电源升压电路具有小于该第一升压系数的第二升压系数(CC)，该第二电源升压电路将该第二升压电压供给至该第二非挥发性记忆元件(11)的该第一电极；及第二供给线路(17)，用以将该预定电压(VB)供给至该第二非挥发性记忆元件(11)的该第二电极。如申请专利范围第3项之半导体记忆装置，其中该第一程式化电压供给部(122)包含：第一主要电源升压电路(22)，用以将电源电压(VDD)升压至主要升压电压(VA)，该第一主要电源升压电路具有主要升压系数(AA)，该第一主要电源升压电路将该主要升压电压供给至该第一非挥发性记忆元件(21)的该第一电极；及第一次要电源升压电路(27)，用以将该电源电压升压至第一次要升压电压(VB1)，该第一次要电源升压电路具有第一次要升压系数(BB1)，该第一次要电源升压电路将该第一次要升压电压供给至该第一非挥发性记忆元件(21)的该第二电极；其中该第二程式化电压供给部(132)包含：第二主要电源升压电路(32)，用以将该电源电压(VDD)升压至该主要升压电压(VA)，该第二主要电源升压电路具有该主要升压系数(AA)，该第二主要电源升压电路将该主要升压电压供给至该第二非挥发性记忆元件(31)的该第一电极；及第二次要电源升压电路(37)，用以将该电源电压升压至第二次要升压电压(VB2)，该第二次要电源升压电路具有小于该第一次要升压系数的第二次要升压系数(BB2)，该第二次要电源升压电路将该第二次要升压电压供给至该第二非挥发性记忆元件(31)的该第二电极。如申请专利范围第3项之半导体记忆装置，其中该第一程式化电压供给部(102)包含：第一电源升压电路(02)，用以将电源电压(VDD)升压至升压电压(VA)，该第一电源升压电路具有升压系数(AA)，该第一电源升压电路将该升压电压供给至该第一非挥发性记忆元件(01)的该第一电极；及第一供给线路(07)，用以将第一预定电压(VB)供给至该第一非挥发性记忆元件(01)的该第二电极，其中该第二程式化电压供给部(142)包含：第二电源升压电路(42)，用以将该电源电压(VDD)升压至该升压电压(VA)，该第二电源升压电路该升压系数(AA)，该第二电源升压电路将该升压电压供给至该第二非挥发性记忆元件(41)的该第一电极；及第二供给线路(47)，用以将第二预定电压(VSS)供给至该第二非挥发性记忆元件(41)的该第二电极，该第二预定电压系高于该升压电压。如申请专利范围第3项之半导体记忆装置，其中该第一程式化电压供给部(102)包含：第一电源升压电路(02)，用以将电源电压(VDD)升压至升压电压(VA)，该第一电源升压电路具有升压系数(AA)，该第一电源升压电路将该升压电压供给至该第一非挥发性记忆元件(01)的该第一电极；及第一供给线路(07)，用以将预定电压(VB)供给至该第一非挥发性记忆元件(01)的该第二电极，其中该第二程式化电压供给部(152)包含：第二主要供给线路(52)，用以将该半导体记忆装置中所产生的预定电位供给至该非挥发性记忆元件(51)的该第一电极；及第二次要供给线路(57)，用以将该预定电压(VB)供给至该非挥发性记忆元件(51)的该第二电极。如申请专利范围第7项之半导体记忆装置，其中该预定电位为用以活化该半导体记忆装置之字线的升压电压(VPP)。如申请专利范围第7项之半导体记忆装置，其中该预定电位为该电源电压(VDD)。如申请专利范围第3项之半导体记忆装置，其中该第一记忆元件程式化电路系用于该电源电压为低时的模组测试中，而该第二记忆元件程式化电路系用于该电源电压为高时的晶圆测试及封装测试中。一种半导体装置，包含：第一及第二非挥发性记忆元件，每一者回应等于或大于预定位准之程式化电压以改变储存于其中的资讯；第一记忆元件程式化电路，耦合至该第一非挥发性记忆元件以程式化该第一非挥发性记忆元件，当该第一记忆元件程式化电路接收第一供电电压时，该第一记忆元件程式化电路将等于或大于该预定位准的第一程式化电压供给至该第一非挥发性记忆元件，当该第一记忆元件程式化电路接收小于该第一供电电压的第二供电电压时，该第一记忆元件程式化电路将小于该预定位准的第二程式化电压供给至该第一非挥发性记忆元件；及第二记忆元件程式化电路，耦合至该第二非挥发性记忆元件以程式化该第二非挥发性记忆元件，当该第二记忆元件程式化电路接收该第一供电电压时，该第二记忆元件程式化电路将等于或大于该预定位准的第三程式化电压供给至该第二非挥发性记忆元件，当该第二记忆元件程式化电路接收该第二供电电压时，该第二记忆元件程式化电路将等于或大于该预定位准的第四程式化电压供给至该第二非挥发性记忆元件。如申请专利范围第11项之半导体装置，其中该第一记忆元件程式化电路包含第一程式化电压供给部，将该第一程式化电压供给至该第一非挥发性记忆元件，该第二记忆元件程式化电路包含第二程式化电压供给部，将该第三程式化电压供给至该第二非挥发性记忆元件，该第一及该第二非挥发性记忆元件的每一者具有第一及第二电极，其中该第一程式化电压供给部包含：第一电源升压电路，用以将该第一供电电压升压至第一升压电压，该第一电源升压电路具有第一升压系数，该第一电源升压电路将该第一升压电压供给至该第一非挥发性记忆元件的该第一电极；及第一供给线路，用以将预定电压供给至该第一非挥发性记忆元件的该第二电极，及其中该第二程式化电压供给部包含：第二电源升压电路，用以将该第二供电电压升压至第二升压电压，该第二电源升压电路具有大于该第一升压系数的第二升压系数，该第二电源升压电路将该第二升压电压供给至该第二非挥发性记忆元件的该第一电极；及第二供给线路，用以将该预定电压供给至该第二非挥发性记忆元件的该第二电极。如申请专利范围第11项之半导体装置，其中该第一记忆元件程式化电路包含第一程式化电压供给部，将该第一程式化电压供给至该第一非挥发性记忆元件，该第二记忆元件程式化电路包含第二程式化电压供给部，将该第三程式化电压供给至该第二非挥发性记忆元件，该第一及该第二非挥发性记忆元件的每一者具有第一及第二电极，其中该第一程式化电压供给部包含：第一主要电源升压电路，用以将该第一供电电压升压至主要升压电压，该第一主要电源升压电路具有主要升压系数，该第一主要电源升压电路将该主要升压电压供给至该第一非挥发性记忆元件的该第一电极；及第一次要电源升压电路，用以将该第一供电电压升压至第一次要升压电压，该第一次要电源升压电路具有第一次要升压系数，该第一次要电源升压电路将该第一次要升压电压供给至该第一非挥发性记忆元件的该第二电极；其中该第二程式化电压供给部包含：第二主要电源升压电路，用以将该第二供电电压升压至该主要升压电压，该第二主要电源升压电路具有该主要升压系数，该第二主要电源升压电路将该主要升压电压供给至该第二非挥发性记忆元件的该第一电极；及第二次要电源升压电路，用以将该第二供电电压升压至第二次要升压电压，该第二次要电源升压电路具有大于该第一次要升压系数的第二次要升压系数，该第二次要电源升压电路将该第二次要升压电压供给至该第二非挥发性记忆元件的该第二电极。如申请专利范围第11项之半导体装置，其中该第一记忆元件程式化电路包含第一程式化电压供给部，将该第一程式化电压供给至该第一非挥发性记忆元件，该第二记忆元件程式化电路包含第二程式化电压供给部，将该第三程式化电压供给至该第二非挥发性记忆元件，该第一及该第二非挥发性记忆元件的每一者具有第一及第二电极，其中该第一程式化电压供给部包含：第一电源升压电路，用以将该第一供电电压升压至升压电压，该第一电源升压电路具有升压系数，该第一电源升压电路将该升压电压供给至该第一非挥发性记忆元件的该第一电极；及第一供给线路，用以将第一预定电压供给至该第一非挥发性记忆元件的该第二电极，其中该第二程式化电压供给部包含：第二电源升压电路，用以将该第二供电电压升压至该升压电压，该第二电源升压电路具有该升压系数，该第二电源升压电路将该升压电压供给至该第二非挥发性记忆元件的该第一电极；及第二供给线路，用以将第二预定电压供给至该第二非挥发性记忆元件的该第二电极，该第二预定电压系小于该升压电压。如申请专利范围第11项之半导体装置，其中该第一记忆元件程式化电路包含第一程式化电压供给部，将该第一程式化电压供给至该第一非挥发性记忆元件，该第二记忆元件程式化电路包含第二程式化电压供给部，将该第三程式化电压供给至该第二非挥发性记忆元件，该第一及该第二非挥发性记忆元件的每一者具有第一及第二电极，其中该第一程式化电压供给部包含：第一主要供给线路，用以将该半导体装置中所产生的预定电位供给至该第一非挥发性记忆元件的该第一电极，以做为该第一供电电压；及第一次要供给线路，用以将预定电压供给至该第一非挥发性记忆元件的该第二电极；其中该第二程式化电压供给部包含：第二电源升压电路，用以将该第二供电电压升压至升压电压，该第二电源升压电路具有升压系数，该第二电源升压电路将该升压电压供给至该第二非挥发性记忆元件的该第一电极；及第二供给线路，用以将该预定电压供给至该第二非挥发性记忆元件的该第二电极。如申请专利范围第15项之半导体装置，其中该预定电位包含活化该半导体装置之字线的升压电压。如申请专利范围第15项之半导体记忆装置，其中该预定电位为电源电压。如申请专利范围第17项之半导体记忆装置，其中该第一记忆元件程式化电路系用于该电源电压为高时的晶圆测试及封装测试中，该第二记忆元件程式化电路系用于该电源电压为低时的模组测试及封装测试中。一种半导体装置，包含：第一及第二非挥发性记忆元件，每一者回应等于或大于预定位准之程式化电压以改变储存于其中的资讯；第一电压供给部，耦合至该第一非挥发性记忆元件以程式化该第一非挥发性记忆元件，当该第一电压供给部接收第一供电电压时，该第一电压供给部将该第一供电电压放大至等于或大于该预定位准的第一程式化电压，以将该第一程式化电压供给至该第一非挥发性记忆元件，当该第一电压供给部接收第二供电电压时，该第一电压供给部将小于该第一供电电压的该第二供电电压放大至小于该预定位准的第二程式化电压，以将该第二程式化电压供给至该第一非挥发性记忆元件；及第二电压供给部，耦合至该第二非挥发性记忆元件以程式化该第二非挥发性记忆元件，当该第二电压供给部接收该第一供电电压时，该第二电压供给部将该第一供电电压放大至等于或大于该预定位准的第三程式化电压，以将该第三程式化电压供给至该第二非挥发性记忆元件，当该第二电压供给部接收该第二供电电压时，该第二电压供给部将该第二供电电压放大至等于或大于该预定位准的第四程式化电压，以将该第四程式化电压供给至该第二非挥发性记忆元件。如申请专利范围第19项之半导体装置，其中该第一电压供给部包含第一升压电路，用以将该第一供电电压以第一升压系数升压至第一升压电压，该第一升压电路将该第一升压电压供给至该第一非挥发性记忆元件的第一端电极，其中该第二电压供给部包含第二升压电路，用以将该第二供电电压以第二升压系数升压至第二升压电压，该第二升压电路将该第二升压电压供给至该第二非挥发性记忆元件的第一端电极，其中该第一升压系数系小于该第二升压系数。如申请专利范围第20项之半导体装置，其中该第一及该第二非挥发性记忆元件包含被供给着共同电压的第二端电极。如申请专利范围第20项之半导体装置，其中该第一电压供给部包含第三升压电路，用以将该第一供电电压以第三升压系数升压至第三升压电压，该第三升压电压与该第一升压电压系极性相反的，该第三升压电路将该第三升压电压供给至该第一非挥发性记忆元件的第二端电极，其中该第二电压供给部包含第四升压电路，用以将该第二供电电压以第四升压系数升压至第四升压电压，该第四升压电压与该第二升压电压系极性相反的，该第四升压电路将该第四升压电压供给至该第二非挥发性记忆元件的第二端电极，其中该第三升压系数系小于该第四升压系数。如申请专利范围第19项之半导体装置，其中该第一电压供给部包含第一升压电路，用以将该第一供电电压以第一升压系数升压至第一升压电压，该第一升压电路将该第一升压电压供给至该第一非挥发性记忆元件的第一端电极，其中该第二电压供给部包含第二升压电路，用以将该第二供电电压以第二升压系数升压至第二升压电压，该第二升压电路将该第二升压电压供给至该第二非挥发性记忆元件的第一端电极，其中该第一升压系数系等于该第二升压系数，其中该第一非挥发性记忆元件具有第二端电极，供给至该第一非挥发性记忆元件的该第二端电极的电压系大于供给至该第二非挥发性记忆元件的第二端电极的电压。如申请专利范围第19项之半导体装置，其中该第一及第二非挥发性记忆元件包含彼此结构类似的第一及第二反熔丝元件。如申请专利范围第20项之半导体装置，其中该第一及该第二升压电路的至少一者与使用在该半导体装置的内部电路中的升压电路系共享的。如申请专利范围第19项之半导体装置，其中该第一非挥发性记忆元件切换内部操作、及替代冗余电路中之缺陷位址，其中该第二非挥发性记忆元件替代该冗余电路中之缺陷位址。一种半导体装置，包含：第一及第二反熔丝元件，每一者回应等于或大于预定位准之崩溃电压以将储存于其中的资讯从非导电态改变至导电态；第一电压供给部，耦合至该第一反熔丝元件以程式化该第一反熔丝元件，当该第一电压供给部接收第一供电电压时，该第一电压供给部将等于或大于该预定位准的第一崩溃电压供给至该第一反熔丝元件，当该第一电压供给部接收小于该第一供电电压的第二供电电压时，该第一电压供给部将小于该预定位准的第二崩溃电压供给至该第一反熔丝元件；及第二电压供给部，耦合至该第二反熔丝元件以程式化该第二反熔丝元件，当该第二电压供给部接收该第一供电电压时，该第二电压供给部将等于或大于该预定位准的第三崩溃电压供给至该第二反熔丝元件，当该第二电压供给部接收该第二供电电压时，该第二电压供给部将等于或大于该预定位准的第四崩溃电压供给至该第二反熔丝元件。如申请专利范围第27项之半导体装置，其中该第一电压供给部包含第一升压电路，用以将该第一供电电压以第一升压系数升压至第一升压电压，该第一升压电路将该第一升压电压供给至该第一反熔丝元件的第一端电极，其中该第二电压供给部包含第二升压电路，用以将该第二供电电压以第二升压系数升压至第二升压电压，该第二升压电路将该第二升压电压供给至该第二反熔丝元件的第一端电极，其中该第一升压系数系小于该第二升压系数。如申请专利范围第28项之半导体装置，其中该第一及该第二反熔丝元件具有被供给着共同电压的第二端电极。如申请专利范围第28项之半导体装置，其中该第一电压供给部包含第三升压电路，用以将该第一供电电压以第三升压系数升压至第三升压电压，该第三升压电压与该第一升压电压系极性相反的，该第三升压电路将该第三升压电压供给至该第一反熔丝元件的第二端电极，其中该第二电压供给部包含第四升压电路，用以将该第二供电电压以第四升压系数升压至第四升压电压，该第四升压电压与该第二升压电压系极性相反的，该第四升压电路将该第四升压电压供给至该第二反熔丝元件的第二端电极，其中该第三升压系数系小于该第四升压系数。如申请专利范围第27项之半导体装置，其中该第一电压供给部包含第一升压电路，用以将该第一供电电压以第一升压系数升压至第一升压电压，该第一升压电路将该第一升压电压供给至该第一反熔丝元件的第一端电极，其中该第二电压供给部包含第二升压电路，用以将该第二供电电压以第二升压系数升压至第二升压电压，该第二升压电路将该第二升压电压供给至该第二反熔丝元件的第一端电极，其中该第一升压系数系等于该第二升压系数，其中该第一反熔丝元件具有第二端电极，供给至该第一反熔丝元件的该第二端电极的电压系大于供给至该第二反熔丝元件的第二端电极的电压。 |
