存储器控制电路单元、存储器储存装置及数据存取方法

摘要

本发明提供一种存储器控制电路单元、存储器储存装置及数据存取方法。所述存储器控制电路单元，其包括多个数据扰乱电路与数据选择电路。当从主机系统接收第一数据时，第一数据会被输入至此些数据扰乱电路以分别地输出多个第二数据。数据选择电路依据此些第二数据的内容，选择其中一个第二数据作为第三数据，并且此第三数据会被编程至可复写式非易失性存储器模块中。基此，写入至可复写式非易失性存储器模块的数据可有效地被扰乱。本发明实施例所提出的存储器控制电路单元、存储器储存装置及其使用的存取方法能够可有效地扰随机数据，由此避免可能会因为分布不平均、读取电压偏移或比特线电阻不均匀等因素而造成数据的识别错误。

主权项

一种存储器控制电路单元，其特征在于，包括：一主机接口，用以电性连接至一主机系统；一存储器接口，用以电性连接至一可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块具有多个实体编程单元；多个数据扰乱电路，其中每一该些数据扰乱电路用以将一输入数据扰乱以输出一对应扰乱数据且每一该些数据扰乱电路具有一索引编号；一数据选择电路；以及一存储器管理电路，电性连接至所述主机接口、所述存储器接口、该些数据扰乱电路和所述数据选择电路，其中所述存储器管理电路用以从所述主机系统接收一第一数据，并且将所述第一数据输入至该些数据扰乱电路，其中该些数据扰乱电路用以扰乱所述第一数据以分别地输出多个第二数据，其中所述数据选择电路用以依据该些第二数据的内容，选择该些第二数据之中的其中一个第二数据作为一第三数据，其中所述存储器管理电路还用以下达一指令给所述可复写式非易失性存储器模块以将所述第三数据写入至该些实体编程单元之中的一第一实体编程单元。