发明名称 存储单元和形成一存储单元的方法
摘要 本发明提供一种存储单元和形成一存储单元的方法,具体涉及一种植基于穿隧注入效应的肖特基源极/漏极存储单元,包括:覆于绝缘层上的第一导电型态的第一半导体层,其扮演着基体区的角色和功能;覆于半导体层上的栅极介电层;覆于栅极介电层上的栅极;一对在栅极两侧的间隔物;以及在源极区形成的第一肖特基势垒接面和在基体区另一端的漏极区形成的第二肖特基势垒接面。源极和漏极区分别互与栅极有所重叠,此重叠部分的长度以大于5为较佳。在第一和第二肖特基势垒区间则形成若干界面层。本发明可增强该元件的可靠度,且更适用于未来45纳米及更先进的制程。
申请公布号 CN100466264C 申请公布日期 2009.03.04
申请号 CN200510134451.5 申请日期 2005.12.15
申请人 台湾积体电路制造股份有限公司 发明人 柯志欣;陈宏玮;李文钦;季明华;葛崇祜
分类号 H01L27/108(2006.01);H01L29/78(2006.01);H01L29/40(2006.01);H01L21/8242(2006.01);H01L21/336(2006.01) 主分类号 H01L27/108(2006.01)
代理机构 北京林达刘知识产权代理事务所 代理人 刘新宇
主权项 1.一种存储单元,其特征在于,所述存储单元包括:一第一半导体层,具有一第一导电型态,形成于一绝缘层上,其中上述第一半导体层为一基体区;一栅极介电层,形成于上述第一半导体层上;一栅极,形成于上述栅极介电层上;一对间隔物,形成于上述栅极的两侧;以及一第一肖特基势垒接面,形成于源极区上,以及一第二肖特基势垒接面,形成于位于上述基体区另一端的漏极区上,其中上述第一肖特基势垒接面以及第二肖特基势垒接面皆位于上述栅极之下;而且其中上述第一肖特基势垒接面与一第二半导体层相邻,而上述第二肖特基势垒接面与一第三半导体层相邻,其中该第二半导体层具有一n型掺杂物,而该第三半导体层具有一p型掺杂物,且其中上述第二半导体层介于上述源极与上述第一半导体层间,上述第三半导体层介于上述漏极与上述第一半导体层间。
地址 台湾省新竹科学工业园区新竹市力行六路八号