非易失性半导体存储器及其读出方法、以及微处理器

摘要

提高读出速度。在由一个单元中具有两个存储区域的存储单元形成的存储单元阵列(1)中，将相对于相邻的两个位线对称的两个存储单元的外侧的存储区域的阈值设定为成对关系。字线选择电路(2)向与作为读出对象的两个存储单元连接的字线施加读出电压。另外，位线选择电路(3)向两个存储单元的紧邻外侧的两个字线施加接地电压，并且向内侧的两个位线施加规定的读出电压。在读出转换电路(4a)、(4b)、(4c)中，对通过字线选择电路(2)和位线选择电路(3)激活的各个存储单元中流过的漏极电流进行比较，并转换为一个数据。

主权项

1.一种非易失性半导体存储器，为可以电写入和擦除的假想接地型的非易失性半导体存储器，其特征在于，具有：存储单元阵列，通过一个单元中具有两个存储区域的非易失性存储单元的栅极与行线连接、源极/漏极分别与列线连接而形成；行选择电路和列选择电路，在所述存储单元阵列中，在相对于相邻的列线对称的两个非易失性存储单元的所述两个存储区域中，将相对于所述相邻的列线为外侧的存储区域的阈值设定为成对关系，为了对作为读出对象的所述两个非易失性存储单元的所述外侧的存储区域进行读出，向与所述两个非易失性存储单元连接的行线施加规定的读出电压，所述列选择电路向作为读出对象的所述两个非易失性存储单元的紧邻外侧的两个列线施加接地电压，向内侧的两个列线施加规定的读出电压；以及读出转换电路，通过所述两个非易失性存储单元的所述外侧的存储区域的阈值为成对关系，对各个所述非易失性存储单元的漏极电流的差进行比较，并转换为一个数据。