具有平行加速模式的串行外围接口存储元件

摘要

本发明提供一种串行外围闪存组件，其使用多个虚拟输入/输出端，为较低串行时钟的组件提供一个并行模式的选择。在并行模式下，数据通过多个虚拟输入/输出端传输，以允许同时传输多个位，进而改进较低串行时钟的数据传输率。

主权项

1. 一种操作串行外围接口的闪存组件的方法，其包含：对该闪存组件的第一引脚施加一并行模式指令，该第一引脚操作性耦接该闪存组件的一个输入/输出接口，导致该闪存组件以并行数据输出模式操作；对该闪存组件的第二引脚施加一芯片选择信号，以致能响应该并行模式指令的操作；对该闪存组件的第三引脚施加一串行时钟信号；对该第一引脚施加读取指令及写入指令之一；以及以对应该串行时钟信号的一个频率，并行传输数据于用来操作性耦接该输入/输出接口的多个第四引脚中的至少两个，其中当该闪存组件以串行模式运行时，数据仅以该频率传输于该多个第四引脚之一。