查表运算电路

摘要

本发明提供了一种数字电路设计领域中查表运算的组合逻辑电路实现方法，将表项值的每个输出位表示成表项索引输入位的逻辑函数，并设计出相应的组合逻辑电路。包括：由一系列表项值和一系列对应的表项索引组成的表，把表项值的每个输出位表示成表项索引输入位的逻辑函数和逻辑函数化简，以及实现该逻辑函数的组合逻辑电路设计。用多路复用器实现查表运算时，必须将所有输入位的真值表进行完全译码，因而效率不高，硬件资源浪费；而用ROM实现查表运算时，成本较高且速度慢。本发明充分利用了表项特征来化简和优化查表运算，用简单的组合逻辑实现，具有运算速度快、硬件资源节省等优点。

主权项

1.一种实现查表运算的组合逻辑电路，其特征在于，所述的表由一系列表项值和一系列对应的表项索引组成，表项值的输出位个数由表项值取值范围确定，表项索引输入位个数由表项个数确定，所述的组合逻辑电路，是基于把表项值的每个输出位表示成表项索引输入位的逻辑函数实现的。